[发明专利]A/D转换器以及A/D转换方法

说明书

技术领域

本发明涉及A/D转换器以及A/D转换方法。

背景技术

作为高速且高精度的A/D转换器，例如有流水线(pipeline)A/D转换器。流水线A/D转换器具有级联连接的多个转换级(stage)，从第一个转换级输出数字输出信号的上位位，在第二级以后依次进行流水线动作而输出下位位。各个转换级具有子A/D转换器与MDAC(Multiplying D/A Converter，乘法D/A转换器)。

在流水线A/D转换器的高速化中，要求各转换级的MDAC中使用的运算放大器的高速化和高精度化。为了实现运算放大器的高速化，功耗变得非常大，并且高速化中存在界限，它们成为A/D转换器的高速化的瓶颈。

为了实现流水线A/D转换器的高速化，在非专利文献1中示出了如下方案：将转换级的级联列作为单位A/D转换器，将它们多个并行地配置，时分地并行地进行A/D转换处理，从而达成高速化。

流水线A/D转换器的转换级的运算放大器在转换处理时针对每半个时钟周期处于有源状态与复位状态。在非专利文献2中，示出了如下方案：在利用上述现象使用多个单位A/D转换器时分地进行并行处理的A/D转换器中，通过在相邻的单位A/D转换器中的并行的转换级中针对每半个时钟时分地共用运算放大器，实现低功耗化。

非专利文献1：Arias，J.；Boccuzzi，V.；Quintanilla，L.；Enriquez，L.；Bisbal，D.；Banu，M.；Barbolla，J.；“Low-power pipeline ADC for wireless LANs”，Solid-State Circuits，IEEEJournal of Volume 39，Issue 8，Aug.2004，pp.1338-1340

非专利文献2：Conroy，C.S.G.；Cline，D.W.；Gray，P.R.“An 8-b 85-MS/s parallel pipeline A/D converter in 1-μmCMOS”，Solid-State Circuits，IEEE Journal of Volume 28，Issue 4，April.1993，pp.447-454

如非专利文献1与非专利文献2那样，通过使用多个单位A/D转换器时分地进行并行处理而可以实现A/D转换器的高速化。但是，由于使用多个单位A/D转换器，所以发生多个单位A/D转换器间的输入的通道间误差，所以成为使A/D转换器的精度劣化的要因。

作为单位A/D转换器间的通道间误差的要因，可以举出各单位A/D转换器中分别保有的运算放大器的增益误差、偏置误差、转换级的采样电容器的电容值误差等。在这些中，基于运算放大器的单位A/D转换器的通道间误差可以通过如非专利文献2那样时分地共用运算放大器的结构来消除，但无法完全消除其他单位A/D转换器间的误差。

另外，在使用A/D转换器的系统中，有时由于输入信号的变化等要因，系统的要求变化，对A/D转换器的转换频率、精度的要求规格变化。在以往的结构中，存在即使在将转换频率与最大转换频率相比设为低速的情况下，也无法减轻单位A/D转换器的通道间误差这样的课题。

发明内容

本发明的目的在于，针对来自系统的要求，在A/D转换器的转换频率与最大转换频率相比为低速的情况下，削减单位A/D转换器的通道间误差，使得以最佳的精度动作，从而提供精度更高的A/D转换器、以及A/D转换方法。

为了解决上述课题，本发明的第一方面提供一种A/D转换器，该A/D转换器通过时分地进行并行处理的第一至第n单位A/D转换器将模拟输入信号转换成数字输出信号，其中，n是2以上的整数，其特征在于，

上述第一至第n单位A/D转换器分别具有级联连接的第一至第m转换级，其中，m是2以上的整数，

通过从外部输入的与A/D转换器的转换频率对应的控制信号，从上述第一至第n单位A/D转换器中选择单位A/D转换器，设定动作的单位A/D转换器的数量。

本发明的第二方面提供一种A/D转换器，该A/D转换器通过时分地进行并行处理的第一、第二单位A/D转换器将模拟输入信号转换成数字输出信号，其特征在于，

上述第一单位A/D转换器具有该第一单位A/D转换器用的级联连接的第一至第m转换级，其中，m是2以上的整数，

上述第二单位A/D转换器具有该第二单位A/D转换器用的级联连接的第一至第m转换级，其中，m是2以上的整数，