[发明专利]存储器系统

权利要求书

1.一种存储器系统，包括：

作为高速缓冲存储器的第一存储区，其包括在易失性半导体存储器中；

第二存储区和第三存储区，其包括在非易失性半导体存储器中，在所述第二存储区和所述第三存储区中，通过页单位执行数据读取和写入，且通过块单位执行数据擦除，所述块单位的大小为所述页单位的两倍或更大的自然数倍；

第一输入缓冲器，其包括在所述非易失性半导体存储器中，配置用于在所述第一存储区与所述第二存储区之间进行缓冲；

第二输入缓冲器，其包括在所述非易失性半导体存储器中，配置用于在所述第一存储区与所述第三存储区之间进行缓冲；以及

控制器，其通过与一个或多个块相关联的逻辑块单位将所述非易失性半导体存储器的存储区分配给所述第二存储区和所述第三存储区以及所述第一输入缓冲器和所述第二输入缓冲器，其中

所述控制器执行：

第一处理，其用于以扇区单位将多个数据写入所述第一存储区中；

第二处理，其用于以第一管理单位将存储在所述第一存储区中的数据清理至所述第一输入缓冲器，所述第一管理单位的大小为所述扇区单位的两倍或更大的自然数倍；

第三处理，其用于以第二管理单位将存储在所述第一存储区中的数据清理至所述第二输入缓冲器，所述第二管理单位的大小为所述第一管理单位的两倍或更大的自然数倍；

第四处理，其用于将所述第一输入缓冲器中所有页都被写入的逻辑块重新定位至所述第二存储区；

第五处理，其用于将所述第二输入缓冲器中所有页都被写入的逻辑块重新定位至所述第三存储区；以及

第六处理，其用于以所述第二管理单位将存储在所述第二存储区中的多个数据清理至所述第二输入缓冲器。

2.根据权利要求1的存储器系统，其中当接收到写入请求时，所述控制器在通过执行所述第一处理至所述第三处理而写入与所述写入请求相关联的输入数据的阶段时通知写入的结束。

3.根据权利要求1的存储器系统，其中当分配给所述第二存储区的逻辑块的数目超过容许度时，所述控制器执行所述第六处理。

4.根据权利要求1的存储器系统，其中所述控制器使所述第二存储区中的这样的数据无效，该数据与写入所述第一输入缓冲器中的替代数据具有相同的逻辑地址。

5.根据权利要求1的存储器系统，其中所述控制器使所述第二存储区和所述第三存储区中的这样的数据无效，该数据与写入所述第二输入缓冲器中的替代数据具有相同的逻辑地址。

6.根据权利要求1的存储器系统，其中当所述第一存储区中的数据所属于的所述第二管理单位中的数据的数目超过规定值时，所述控制器执行所述第二处理和所述第三处理中的至少一个。

7.根据权利要求1的存储器系统，其中所述控制器并行地执行所述第一至第三处理与所述第四至第六处理。

8.根据权利要求1的存储器系统，其中所述易失性半导体存储器为DRAM，所述非易失性半导体存储器为NAND型闪速存储器。