[发明专利]PLL频率合成器

说明书

技术领域

本发明涉及PLL频率合成器。

背景技术

在通信量增大的手机系统中采用频率利用效率较高的GSM等的TDMA方式。在该TDMA方式中，多个数据通过保护频带按照时序排列，各个数据分别被分配了不同的频率。因此，要求手机基站使用的PLL频率合成器在保护时间期间内快速切换频率。专利文献1记载了这种PLL频率合成器。

专利文献1记载的PLL频率合成器具有切换环路滤波器的环路频带宽度的切换开关，在切换频率时临时增大环路频带宽度，快速切换频率。并且，该PLL频率合成器在切换频率后缩小环路频带宽度，降低寄生噪声。

专利文献1：日本特开2004-140688号公报

可是，为了实现小型化和快速化，优选把PLL频率合成器作为集成电路形成在一个半导体基板上。但是，在半导体基板上形成切换开关比较容易，但在半导体基板上形成环路滤波器中的电容元件需要较大的安装面积，所以在半导体基板上形成环路滤波器比较困难。

因此，在PLL频率合成器中，构成环路滤波器的电容元件、第1电阻元件和第2电阻元件被设置在半导体外部。为此，电容元件和第2电阻元件顺序地串联连接在电荷泵的输出端子和半导体外部的接地电位之间。另一方面，电容元件与第2电阻元件之间的中间节点顺序通过第1电阻元件和形成于半导体基板上的切换开关，与半导体内部的接地电位连接。

一般，半导体内部的接地电位由于布线金属和接合线等的电阻成分、半导体基板(基片)的影响等，与半导体外部的接地电位不同。因此，在以往的PLL频率合成器中，在对切换开关的接通/断开进行切换时，由于半导体外部的接地电位和半导体内部的接地电位的电位差，导致环路滤波器的输出电压即电压控制振荡器的控制电压变动。结果，导致输出信号的频率变动。

这样，在以往的PLL频率合成器中，在增大环路滤波器的频带宽度并快速导入所期望的频率后，在切换为频带宽度狭小的环路滤波器时，导致输出信号的频率偏移。由于是在环路频带宽度狭小的状态下从该偏移的频率导入所期望的频率，所以很难缩短锁定为所期望的频率的时间。

发明内容

本发明的目的在于，提供一种PLL频率合成器，通过降低环路滤波器的频带宽度切换时的频率变动，能够快速进行频率切换。

本发明的PLL频率合成器具有：(1)电压控制振荡器；(2)对电压控制振荡器的输出进行分频的分频器；(3)输入分频器的输出信号和基准信号的相位比较器；(4)根据相位比较器的输出信号生成充放电电流的电荷泵；(5)环路滤波器，其连接在电荷泵的输出端子和电压控制振荡器的控制端子之间，将半导体基板上的基准电位作为接地电位；以及(6)切换开关，其形成于半导体基板上，用于对是否要连接环路滤波器的中间节点和半导体基板上的基准电位的情况进行切换，以便切换环路滤波器的时间常数。

根据该PLL频率合成器，环路滤波器把半导体基板上的基准电位(例如半导体基板上的接地电位)作为接地电位，切换开关对是否要连接环路滤波器的中间节点和半导体基板上的基准电位的情况切换，因此无论切换开关是断开还是接通，环路滤波器的接地电位都是半导体基板上的基准电位。因此，在对切换开关的接通和断开进行切换时，能够降低控制信号的电压变动，能够降低输出信号的频率变动。因此，根据该PLL频率合成器，能够降低在导入频率后增大环路滤波器的时间常数时的频率变动，能够快速进行频率切换。

优选所述环路滤波器具有第1电阻元件、以及顺序地串联连接在电荷泵的输出端子和半导体基板上的基准电位布线之间的电容元件和第2电阻元件，第1电阻元件与所述切换开关串联连接，第1电阻元件与切换开关的串联电路串联连接在电容元件和第2电阻元件之间的中间节点与半导体基板上的基准电位布线之间。

并且，优选所述环路滤波器具有顺序地串联连接在电荷泵的输出端子和半导体基板上的基准电位布线之间的电容元件、第1电阻元件和第2电阻元件，所述切换开关串联连接在第1电阻元件和第2电阻元件之间的中间节点与半导体基板上的基准电位布线之间。

优选所述PLL频率合成器还具有匹配开关，该匹配开关形成于半导体基板上，并串联连接在第2电阻元件和半导体基板上的基准电位布线之间，匹配开关的阻抗与切换开关的阻抗大致相同。

根据这种结构，由于切换开关中的电压下降量与匹配开关中的电压下降量大致相同，所以在对切换开关的接通和断开进行切换时，能够进一步降低控制信号的电压变动。结果，能够进一步降低输出信号的频率变动。

优选所述切换开关和所述匹配开关是晶体管，匹配开关的晶体管尺寸与切换开关的晶体管尺寸相同。