[发明专利]在集成电路内确定信号路径的不对称信号延迟的方法

说明书

技术领域

本发明涉及一种用于在集成电路内确定信号路径的不对称信号延 迟的方法，尤其是涉及一种用于在FlexRay总线的情况下在通信控制模 块内确定信号路径的不对称信号延迟的方法。

背景技术

在FlexRay总线系统中，经由多个分别具有信号边沿的不对称延迟 的组件来实现数据的传输。所述组件例如是有源星形、收发器、输入和 输出缓冲器。

组件的不对称信号延迟在通过组件的信号上升沿的渡越延迟 和信号下降沿的渡越延迟之间区别。在此，可 以将不对称延迟的原因划分为系统分量和非系统分量。在预先确定的工 作点时、例如在某个温度或某个供应电压时为组件在特定的公差界限之 内固定地预先确定组件的不对称延迟的系统原因。在数据传输中，由各 自的数据传输协议确定最大允许的不对称信号延迟。数据传输协议例如 预先确定，对标称的比特持续时间n次采样，并在预先确定的采样计数 器读数时，接收所采样的值，用于进一步的数据处理。数据处理例如由 串行数据流的解码组成。在FlexRay总线的数据传输协议中，例如八次 采样标称的比特持续时间，并且在采样计数器读数为5时接收所采样的 逻辑值。在FlexRay数据传输协议中，在传输信道中对于无差错的解码 允许最大37.5nsec的不对称延迟。如果最大允许的不对称延迟被超过， 则错误的比特值被采样。例如通过循环冗余检查(CRC)来识别有错误 的比特值，并且要么丢弃所接收的数据，要么利用软件中的附加耗费再 次传输所接收的数据。

在设计总线系统时，必须在从发送组件出发朝向接收组件的作用链 中考虑所有引起不对称性的组件。通常为此从数据页和估计中获取和累 加各个不对称性份额。

在集成电路中不过不可能确定由集成信号路径所引起的不对称延 迟，因为在测量点处不能分接测量信号。用于分接这样的测量信号的附 加的测试信号焊盘是一种不能证明合理的附加的技术耗费。除此之外， 在大多数的情况下已经占用了在集成电路外壳中所设置的信号焊盘 (Signal-Pad)。

发明内容

因此本发明的任务是提供一种用于在集成电路内确定信号路径的 不对称信号延迟的方法，其中，可以在不设置附加的信号焊盘的情况下 来确定不对称信号延迟。

根据本发明通过具有在权利要求1中所说明的特征的方法来解决该 任务。

本发明提供一种用于在集成电路内确定信号路径的不对称信号延 迟和/或抖动的方法，具有以下步骤：

-借助集成复用器将由信号路径所输出的信号耦合输出 (auskoppeln)，用于测量由集成信号路径和集成复用器所构成的测量 路径的不对称信号延迟；

-测量集成复用器的不对称信号延迟；和

-计算在测量路径的不对称信号延迟和集成复用器的不对称信号延 迟之间的差用于确定信号路径的不对称信号延迟。

在本发明方法的一种实施形式中，用于测量不对称信号延迟的外部 测量设备，首先施加信号上升沿和随后施加信号下降沿，其中，该外部 测试设备检测信号上升沿的渡越时间(Durchlaufzeit)和信号下降沿的 渡越时间，其中，将不对称信号延迟作为信号上升沿的渡越时间和信号 下降沿的渡越时间之差来计算。

在本发明方法的一种实施形式中，在用于测量测量路径的信号延迟 的第一测量运行模式和用于测量复用器的信号延迟的第二测量运行模 式之间切换复用器。

在本发明方法的一种实施形式中，复用器在正常运行模式下接通由 集成的逻辑电路所输出的输出信号。

在本发明方法的一种实施形式中，由数据信号路径构成集成信号路 径，该数据信号路径在正常运行模式下向边沿触发式集成触发器输出信 号。

在本发明方法的一种实施形式中，由时钟脉冲信号路径构成集成信 号路径，该时钟脉冲信号路径在正常运行模式下向边沿控制时集成触发 器的时钟脉冲信号输入端输出时钟脉冲信号。

在本发明方法的一种实施形式中，运行模式控制单元在第一测量运 行模式、第二测量运行模式和正常运行模式之间切换复用器。

在本发明方法的一种实施形式中，由D触发器构成边沿触发式触发 器，该D触发器向集成电路的集成解码器输出逻辑输出信号。