[发明专利]基于循环缓冲器的速率匹配无效
申请号: | 200880009880.1 | 申请日: | 2008-03-27 |
公开(公告)号: | CN101641896A | 公开(公告)日: | 2010-02-03 |
发明(设计)人: | D·P·马拉蒂;J·蒙托霍;魏永斌 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | H04L1/00 | 分类号: | H04L1/00 |
代理公司: | 永新专利商标代理有限公司 | 代理人: | 宋献涛;王 英 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 循环 缓冲器 速率 匹配 | ||
相关申请的交叉引用
本专利申请要求于2007年3月27日递交的、名称为“A METHOD ANDAPPARATUS FOR CIRCULAR BUFFER BASED RATE MATCHING”的美国临时申请No.60/908,402的优先权。上述申请的全部内容通过引用合并于此。
技术领域
概括地说,本发明涉及无线通信,具体地说,本发明涉及在无线通信系统中利用基于循环缓冲器的速率匹配来传输数据。
背景技术
无线通信系统受到广泛部署,以经由这种无线通信系统提供诸如话音和/或数据的各种类型的通信。典型的无线数据系统或网络可以向多个用户提供对一个或多个共享资源(例如带宽、发射功率)的访问。例如,系统可使用各种多址技术,如频分复用(FDM)、时分复用(TDM)、码分复用(CDM)、正交频分复用(OFDM)等。
通常,无线多址通信系统可同时支持用于多个接入终端的通信。每个接入终端可经由前向链路和反向链路上的传输与一个或多个基站通信。前向链路(或下行链路)指的是从基站到接入终端的通信链路,反向链路(或上行链路)指的是从接入终端到基站的通信链路。可经由单输入单输出系统、多输入单输出系统或多输入多输出系统来建立通信链路。
无线通信系统通常使用提供覆盖区的一个或多个基站。典型的基站可发送多个数据流用于广播、多播和/或单播服务,其中数据流可以是对于接入终端独立接收的数据的流。可使用在这种基站的覆盖区中的接入终端来接收由混合流承载的一个、多于一个或所有的数据流。同样,接入终端可向基站或另一接入终端发送数据。
近来,已经开发出turbo码,以在存在破坏数据的噪声时在有限带宽的通信链路上增强数据传输,所述turbo码是高性能纠错码。任意无线通信装置(例如基站、接入终端等)可利用turbo码来对各个无线通信装置发送的数据进行编码。turbo码编码器可将奇偶校验比特(parity bit)与系统比特(例如有效载荷数据等)结合,从而增加由无线通信装置发送的总比特数(例如,如果向turbo码编码器输入X比特,则大约可以从turbo码编码器输出3X比特)。
然而,在信道上要发送的、从turbo码编码器输出的总编码比特数可能与无线通信装置能够在信道上发送的比特数不同(例如无线通信装置能够发送的比特数通常取决于分配、无线通信装置的属性或特征和/或无线通信环境等等)。例如,由于编码比特的数量可能超过无线通信装置能够在信道上发送的比特数量,所以无线通信装置不能传送所有的编码比特。根据另一例子,编码比特的数量可能小于无线通信装置能够在信道上发送的比特数量。因此,可执行速率匹配,以改变要在信道上发送的编码比特数量,从而与无线通信装置能够在信道上发送的比特数量相匹配;具体地,速率匹配可删余比特(例如删除比特)以减少速率(例如在编码比特数量大于能够在信道上发送的比特数量时)或重复比特以增加速率(例如在编码比特数量小于能够在信道上发送的比特数量时)。通过实例,在编码比特数量大约为3X比特(例如基于输入到turbo码编码器的X比特)并且大约3X比特超过能够在信道上发送的比特数量时,则可以在执行速率匹配之后从无线通信装置发送小于3X比特。然而,传统的速率匹配技术(例如R99、R5、R6中的速率匹配)很复杂,并且主要用于传输信道复用。例如,这些常用的速率匹配技术可涉及删余或重复的几个复杂阶段和比特收集算法。
发明内容
下面给出对一个或多个实施例的简要概述,以提供对这些实施例的基本理解。该概述不是对全部预期实施例的泛泛概括,也不旨在标识全部实施例的关键或重要元件或者描述任意或全部实施例的范围。其目的仅在于作为后文所提供更详细描述的序言,以简化形式提供一个或多个实施例的一些概念。
根据一个或多个实施例以及相应公开内容,结合有助于使用基于循环缓冲器的速率匹配描述了各个方面。可使用turbo码生成包含系统比特、第一种奇偶校验比特和第二种奇偶校验比特的编码块。可识别比特的类型以将比特分成不同的组。可以将系统比特交织在一起以生成系统比特的随机化序列;可以将第一种奇偶校验比特交织在一起以生成第一种奇偶校验比特的随机化序列;以及可以将第二种奇偶校验比特交织在一起以输出第二种奇偶校验比特的随机化序列。可按交替方式将第一种奇偶校验比特和第二种奇偶校验比特的随机化序列交错在一起。可将系统比特的随机化序列插入到循环缓冲器中,并且在插入整个序列后,可以将经过交错的奇偶校验比特插入到循环缓冲器中(例如直到达到容量为止)。将插入到循环缓冲器中的比特进行发送。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200880009880.1/2.html,转载请声明来源钻瓜专利网。