[发明专利]氮化硅膜的形成方法、非易失性半导体存储装置的制造方法、非易失性半导体存储装置和等离子体处理装置

说明书

技术领域

本发明涉及利用等离子体CVD(Chemical Vapor Deposition：化学气相沉淀)法形成作为非易失性半导体存储装置的电荷蓄积层有用的氮化硅膜的氮化硅膜的形成方法、以及利用该方法的非易失性半导体存储装置的制造方法和非易失性半导体存储装置。

背景技术

现在，作为能够进行电改写的以EEPROM(Electrically Erasable andprogrammable ROM)等为代表的非易失性半导体存储装置，有称为SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)型或MONOS(Metal-Oxide-Nitride-Oxide-Silicon)型的叠层结构。在这些类型的非易失性半导体存储装置中，使被二氧化硅膜(Oxide)夹持的氮化硅膜(Nitride)作为电荷蓄积层进行信息的保持。即，在上述非易失性半导体存储装置中，通过在半导体基板(Silicon)和控制栅极电极(Silicon或Metal)之间施加电压，在电荷蓄积层的氮化硅膜中注入电子从而保存数据，或者除去蓄积在氮化硅膜中的电子而进行数据的保存和消去的改写。

对于形成作为非易失性半导体存储装置的电荷蓄积层的氮化硅膜的技术，在日本特开平5-145078号公报(专利文献1)中记载了一种氮化硅膜的形成方法，在隧道氧化膜与顶部氧化膜之间形成氮化硅膜时，将二氯硅烷(SiH₂Cl₂)和氨气(NH₃)作为原料气体，在流量比SiH₂Cl₂/NH₃为1/10以下的条件下利用减压CVD法进行成膜。

但是，随着近年来半导体装置的高集成化，非易失性半导体存储装置的元件结构的微细化也迅速发展。为了实现非易失性半导体存储装置的微细化，在各个非易失性半导体存储装置中，需要提高作为电荷蓄积层的氮化硅膜的电荷蓄积能力，提高数据保持性能。该氮化硅膜的电荷蓄积能力与膜中的作为电荷捕获中心的陷阱的密度相关。因此，作为提高非易失性半导体存储装置的数据保持性能的方法之一，认为使用陷阱密度大的氮化硅膜作为电荷蓄积层的方法是有效的。

但是，在现有的利用减压CVD或热CVD的成膜方法中，在氮化硅膜的形成过程中控制膜中的陷阱密度在技术上存在困难，不能形成具有所需要的陷阱密度的氮化硅膜。例如，在上述专利文献1中公开的氮化硅膜的形成方法中，由于不能直接控制氮化硅膜的陷阱密度，所以以增加氮化硅膜与顶部氧化膜之间的界面的陷阱密度为目的，在这些膜的中间部分设置含有大量Si的迁移层。而且，在专利文献1中，为了形成迁移层，采用按照复杂的顺序控制原料气体的供给时机的方法。具体而言，在专利文献1中公开的技术中，在氮化硅膜的成膜结束时，首先停止供给氨气，在残留的氨气消耗掉后，再停止供给二氯硅烷。然后，在形成顶部氧化膜时，首选仅供给氧化亚氮，在经过规定时间后，供给硅烷，开始顶部氧化膜的堆积。

但是，如专利文献1所述采用控制原料气体的供给时机的方法，由于微小的时机的差异会导致膜质发生很大部变化，所以无论如何也不能以良好的重现性形成具有所希望的陷阱密度的氮化硅膜。

发明内容

本发明的目的在于提供一种能够将形成的氮化硅膜的陷阱密度控制为所希望的大小的氮化硅膜的形成方法。

本发明的另一目的在于提供一种数据保持性能优异的非易失性半导体存储装置，其具备电荷蓄积性能得到控制的氮化硅膜。

根据本发明的第一观点，提供一种氮化硅膜的形成方法，其为利用微波使含有含氮化合物和含硅化合物的原料气体等离子体化，通过使用该等离子体的等离子体CVD在基板上堆积氮化硅膜的氮化硅膜的形成方法，其特征在于，包括：在等离子体处理装置的处理室内设置基板的工序，其中，该等离子体处理装置利用具有多个孔的平面天线向上述处理室内导入微波；和控制上述等离子体处理装置中的等离子体CVD的条件，在基板上堆积氮化硅膜，使得堆积的氮化硅膜的陷阱密度的大小为规定的值的工序。