[发明专利]无空隙接触栓塞

说明书

技术领域

本发明通常涉及半导体器件领域。在一个方面，本发明涉及接触 栓塞(plug)的形成。

背景技术

半导体器件典型地包括作为前端制程(FEOL)工艺的一部分在 衬底上或衬底中形成的器件元件(诸如晶体管和电容器)。此外，还 包括作为后端制程(BEOL)集成工艺的一部分的将器件元件连接到 外部世界的互连特征(诸如接触、金属线和过孔)，由此在互连特征 中或互连特征之间形成一个或多个电介质层，目的在于使互连特征和 器件元件电气隔离。直到最近，传统的金属淀积工艺仍通过在一个或 多个下面的子层上淀积钨或铜的层，来填充接触栓塞开口。然而，由 于纵横比(aspect ratio)已随着器件(诸如非易失存储器(NVM)器 件)尺寸变小而增加，所以用于形成接触栓塞的现有工艺常常导致形 成其中形成有空隙或核心(core)的接触栓塞。该空隙的原因在于这 样的事实，传统的淀积工艺不能在接触栓塞开口内部均匀地形成金属 层，相反地，在接触栓塞开口的上部区域上较厚地形成金属(例如， 钨)，在下部区域中留下空隙或核心。图1中示出了该传统的栓塞形 成工艺的示例，该示例示出了半导体器件19，其中通过在一个或多个 子层13、14(例如，钛和TiN)之上淀积钨层15，在器件结构10(诸 如栅极或源极/漏极)之上在电介质层11的开口12中形成接触栓塞， 使得在接触开口12的顶部处较厚地形成钨，由此在钨中形成了空隙 区域16。接触栓塞中的空隙的存在可以极大增加接触电阻，可以俘获 来自后续工艺步骤的CMP浆液材料，以及可以极大地降低器件成品 率。通过利用原子层淀积(ALD)工艺保形地淀积钨以消除空隙的现 有尝试是不可制造的，这是因为ALD工艺需要过多的时间来提供用 于填充接触栓塞所需的厚度。消除空隙的其他尝试包括在一个或多个 阻挡层材料(诸如金属氮化物(例如，氮化钽))上电镀不同的导电 材料(例如，铜)。然而，这些尝试需要额外的工艺步骤并且降低了 电气性能(诸如较高的接触电阻)。此外，存在与利用铜形成接触栓 塞的现有尝试关联的其他缺点，包括铜扩散到有源区或层间电介质 中，和/或铜和下面的层之间的削弱的层间粘附力。

因此，需要一种用于制造无空隙接触栓塞的改进的工艺。此外， 需要一种可以有效地、高效地和可靠地集成到前端制程工艺中的无空 隙接触栓塞。还需要一种将降低接触电阻和减少铜扩散的改进的接触 栓塞形成工艺。还需要一种克服如上文概述的现有技术中的问题的改 进的半导体工艺和器件。在通过参考下面的附图和具体实施方式阅读 本申请的剩余部分之后，传统工艺和技术的进一步的限制和缺点对于 本领域的技术人员将变得显而易见。

附图说明

在结合附图考虑下面的具体实施方式时，可以理解本发明及其许 多目的、特征以及所获得的优点，在附图中：

图1是其中形成具有空隙的接触栓塞的半导体器件的部分横截 面图；

图2是其中在层间电介质层中形成接触开口以暴露器件元件的 半导体器件的横截面图；

图3示出了在将钛层淀积到接触开口中之后的图2后的工艺；

图4示出了在将氮化钛阻挡层淀积到接触开口中之后的图3后的 工艺；

图5示出了在将钨层淀积到接触开口中之后的图4后的工艺；

图6示出了在通过将接触金属栓塞材料电镀到钨层上来填充接 触开口之后的图5后的工艺；

图7示出了在利用化学机械抛光步骤移除多余的接触金属和一 个或多个下面的阻挡层的至少一部分之后的图6后的工艺；

图8是示出用于形成无空隙接触栓塞的工艺的流程图。

将认识到，为了使说明简单清楚，图中示出的元件没有必要依比 例绘制。例如，为了促进和提高清晰和理解，某些元件的尺寸可以相 对于其他元件放大。而且，在被视为适当的情况中，在附图当中重复 参考数字以表示对应的或相似的元件。

具体实施方式