[发明专利]用于以高数据速率执行芯片外数据通信的系统及方法

权利要求书

1.一种集成电路，其包含：

接收器，其经配置以接收串行数据信号，所述接收器包含：

具有输入级和输出级的差分放大器，其中所述输出级包含串联装置；

输出缓冲器，其连接至所述输出级；

箝位电路，其经配置以将位于所述输出级和所述输出缓冲器之间的模拟节点的 电压摆动箝位于经确定的范围内，所述经确定的范围为用以将所述输出级中的所 述串联装置维持处于饱和的电压信号的范围；以及

可编程电流泄漏装置或二极管装置，其经配置以避免所述串联装置进入深截止 区。

2.根据权利要求1所述的集成电路，其中所述箝位电路包含p型金属氧化物半导体 PMOS晶体管及n型金属氧化物半导体NMOS晶体管。

3.根据权利要求2所述的集成电路，其中所述箝位电路进一步包含NMOS及PMOS 推挽式拓扑结构。

4.根据权利要求3所述的集成电路，其中所述NMOS及所述PMOS推挽式拓扑结构 提供等于并联的所述NMOS及所述PMOS的跨导(gm)的倒数的阻抗。

5.根据权利要求1所述的集成电路，其中所述接收器进一步包含经配置以将所述接收 器的输出箝位于逻辑低的延迟装置。

6.根据权利要求5所述的集成电路，其中所述延迟装置进一步经配置以将所述接收器 的所述输出箝位于逻辑低，直到内部接收器节点接近对应静态点为止。

7.根据权利要求5所述的集成电路，其中所述延迟装置进一步经配置以将所述接收器 的所述输出箝位于逻辑低，直到接收器偏置电流接近对应静态值为止。

8.根据权利要求1所述的集成电路，其中所述集成电路包含无线装置。

9.根据权利要求8所述的集成电路，其中所述无线装置包含手持机。

10.一种用于执行芯片外数据通信的方法，所述方法包含：

由接收器的第二芯片接收来自第一芯片的串行数据信号，所述接收器包含具有输 入级和输出级的差分放大器、连接至所述输出级的输出缓冲器、箝位电路、可编程 电流泄漏装置/二极管装置，其中所述输出级包含级联装置；

由所述箝位电路将与模拟节点相关联的电压摆动箝位于经确定的电压范围，所述 模拟节点位于所述输出级和所述输出缓冲器之间；

通过将所述模拟节点的电压箝位于所述经确定的电压范围内而将所述级联装置 维持处于饱和；

由所述可编程电流泄漏装置或所述二极管装置防止所述输出级的级联装置进入 深截止区；

将所述串行数据信号多路分用为并行数据信号；以及

处理所述并行数据信号。

11.根据权利要求10所述的方法，其中由p型金属氧化物半导体PMOS晶体管及n型 金属氧化物半导体NMOS晶体管来执行对电压输出摆动进行箝位。

12.根据权利要求11所述的方法，其进一步包含提供NMOS及PMOS推挽式拓扑结构。

13.根据权利要求12所述的方法，其进一步包含提供等于并联的所述NMOS及所述 PMOS的跨导(gm)的倒数的阻抗。

14.根据权利要求10所述的方法，其进一步包含将接收器的输出箝位于逻辑低。

15.根据权利要求14所述的方法，其进一步包含将所述接收器的所述输出箝位于所述 逻辑低，直到内部接收器节点接近对应静态点为止。

16.根据权利要求14所述的方法，其进一步包含将所述接收器的所述输出箝位于所述 逻辑低，直到接收器偏置电流接近对应静态值为止。

17.一种用于执行芯片外数据通信的设备，其包含：

用于由接收器的第二芯片接收来自第一芯片的串行数据信号的装置，所述接收器 包含具有输入级和输出级的差分放大器、连接至所述输出级的输出缓冲器、箝位电 路、可编程电流泄漏装置/二极管装置，其中所述输出级包含级联装置；

用于由所述箝位电路将与模拟节点相关联的电压输出摆动箝位于经确定的电压 范围内的装置，所述模拟节点位于所述输出级和所述输出缓冲器之间；

用于通过将所述模拟节点的电压箝位于所述经确定的电压范围内而将所述级联 装置维持处于饱和的装置；

用于由所述可编程电流泄漏装置或所述二极管装置防止所述输出级的级联装置 进入深截止区的装置；

用于将所述串行数据信号多路分用为所述并行数据信号的装置；以及

用于处理所述并行数据信号的装置。