[发明专利]光电二极管及其制作

说明书

以下涉及光电二极管，而且尤其涉及盖革模式(Geiger-mode)雪 崩光电二极管或其他光电二极管的阵列。已发现这种光电二极管特别 适用于用在正电子发射层析成像(PET)和单光子发射计算机化层析 成像(SPECT)系统中的探测器、光学成像装置以及其中部署光电传 感器阵列的其他应用。

医疗和其他领域中的各种应用依赖于对低水平光脉冲的探测。例 如，PET系统包括辐射灵敏探测器，该辐射灵敏探测器探测指示检查 区中出现的正电子衰变的时间符合511千电子伏特(keV)γ光子。这 些探测器包括闪烁器，该闪烁器响应于所接收的511keVγ而生成低能 量光子(典型地处于或接近可见光范围)猝发，每个猝发典型地包括 在几十到几百纳秒(ns)量级的时间段上延续的在几百到几千数量级 的光子。

光电倍增管(PMT)已被常规地用来探测闪烁器所产生的光子。 PMT是相对庞大的基于真空管的器件，其在几千伏特量级的偏置电压 下工作。最近，已提出了硅光电倍增器(SiPM)。SIPM典型地包括在 公共半导体衬底上制作的盖革模式APD阵列，与PMT相比SIPM相 对更加紧凑且鲁棒。它们还在相对较低的偏置电压下工作，且当前可 获得的器件在大约二十(20)到八十(80)伏特(V)量级的电压下工 作。

由于SiPM是基于半导体的器件，因此可以在与光电二极管相同的 衬底上集成诸如逻辑或门控电路、模拟-数字转换器、时间-数字转换器 等等的CMOS读出电子器件。参见WO 2006/111883A2，Digital Silicon Photomultiplier for TOF-PET。然而，SiPM的性能特性受APD的有源 区中的缺陷的有害影响。这些缺陷典型地通过给器件制作工艺增加额 外的处理步骤(诸如额外的吸除(gettering)和高温退火操作)而得以减 少。不幸的是，这些处理步骤(尤其是高温退火)可能与标准的CMOS 加工技术不兼容，从而使得器件制作复杂化。

二极管阵列的性能还受阵列中二极管的边界区的影响。在盖革模 式APD的情况下，边界区会影响二极管的击穿属性。在PIN光电二极 管的情况下，边界区还会影响二极管泄漏电流或暗电流。边界的大小 还影响阵列的面积效率。为了提高面积效率，通常希望的是减小保护 环的大小同时维持适合的击穿和/或泄露属性。

图1示出常规的n-on-p盖革模式APD的横截面。图2示出了常规 的n-on-p PIN光电二极管的横截面。这些器件包括形成二极管阳极的 相对高掺杂的p型衬底102、轻p掺杂的外延层104、n型阴极106以 及用多晶硅填充的深隔离沟槽108。盖革模式APD还包括p型场增强 区110。APD包括轻掺杂的保护环112。在PIN二极管的情况下，使用 场板(field plate)来实现保护环114。在每种情况下，保护环112、114 基本位于二极管的表面处并且在沟槽隔离108的方向上横向扩展。不 幸的是，保护环的横向几何结构限制了二极管面积效率。

本申请的各方面要解决这些问题以及其他问题。

根据一个方面，光电二极管包括阳极、阴极、掩埋部件(buried component)以及与掩埋部件操作性电通信的垂直电极。

根据另一方面，提供了一种制造包括光电二极管的半导体器件的 方法。该方法包括在半导体材料中形成深隔离沟槽、在该半导体材料 中形成光电二极管的部件、以及沿隔离沟槽的侧壁形成电极。该电极 与该部件电接触。

根据另一方面，硅光电倍增器包括半导体衬底、由衬底承载的多 个雪崩光电二极管、由衬底承载的CMOS电路、以及隔离雪崩光电二 极管与CMOS电路的隔离阱。该隔离阱包括可操作地连接到掩埋半导 体层的垂直电极。

根据另一方面，一种制造硅光电倍增器的方法包括在半导体晶片 上形成多个隔离阱，其中所述隔离阱包括与掩埋隔离层操作性电通信 的垂直接触。该方法还包括在隔离阱中形成雪崩光电二极管的部件以 及在形成该部件之后在该晶片上形成CMOS电路。

在阅读并理解以下详细说明后，本领域普通技术人员将理解本发 明的其他方面。

本发明可以采取各种部件和部件布置以及各种步骤和步骤布置的 形式。这些附图仅用于说明优选实施例的目的而不应被解释为限制本 发明。

图1是现有技术的盖革模式APD的横截面图。

图2是现有技术的PIN光电二极管的横截面图。