[发明专利]多相位时钟系统

说明书

技术领域

本发明涉及一种接收多个包含实际时间事件的时钟信号的多相位时钟系统，这些时钟信号全部具有相同的时钟频率，但是时钟相位不同。本发明还涉及一种包括多相位时钟系统的时间交叉系统，并且涉及一种接收多相位时钟的方法。

背景技术

多相位时钟系统是已知的，特别是在时间交叉应用中很常见。时间交叉是一项在电路设计方面获得广泛应用的技术，例如，它广泛应用于模-数转换器(ADC)以及时钟和数据恢复(CDR)电路。这项技术需要使用数个并行数据处理路径，各条路径具有有限的速度。

本质上，交叉意味着要花费芯片面积来换取操作速度。在需要精确且快速的操作的情况下，交叉能够实现把精确但慢速的路径组合到一个系统中，使该系统变得既精确又快速。在交叉系统中，需要多相位时钟。系统的精确度受到多相位时钟的时间精确度的限制。具体来说，时钟边沿的实际和理想时序之间的差异(歪斜)是一个限制因素。歪斜可能是由多相位振荡器中的失配造成的，但是也可能是由布局不对称造成的，因为生成对于交叉系统中的所有路径延迟都相同的完美对称的布局并不是一件简单的事。

要生成多相位时钟，可以将高频时钟下分频为具有很多相位的较低频时钟。虽然这种方法的相位精度是可以接受的，但是这是一种功耗很大的办法，需要很多的高速分频器和时序调整触发器。而且，在非常高的频率上，根本不可能生成所需的HF信号。产生多相位时钟的另一种可选办法是制作多相位环形振荡器。这种办法比较优越，因为两个有效时钟边沿之间的间隔可以非常小(门电路的传播延迟)。不过，这种办法受到产生大量相位所采用的精度的限制，因为环中的某些时序误差将会累积起来。

有很多不同的能够测量并且能够通过校准消除交叉系统中歪斜的方式。在交叉ADC中，歪斜有时是通过数字输出的频谱分析来测量的(在输入已知的时候)。现有技术中还有其它一些测量和校准歪斜的方法。

在L.Wu和J.William C.Black.的文章“A low-jitterskew-calibrated multi-phase clock generator for time-interleavedapplications”(Proceedings of the ISSCC，2001，第25.3页)中，公开了一种具有歪斜测量和校准的多相位时钟系统。这篇文章公开了一种包括4级差分环形振荡器的多相位时钟发生器，该环形振荡器在其输出端产生8种不同的时钟相位。各个输出端配备有额外的延迟调节单元。这些延迟调节单元中只有一个的输出端向回耦合到相位检测器，该相位检测器将这一输出信号与基准时钟进行比较。该相位检测器操纵电荷泵，该电荷泵驱动环路滤波器，环路滤波器又驱动环形振荡器，这样就有效地闭合了锁相环的环路。环形振荡器的粗调是由环路滤波器的输出信号完成的，该输出信号被用作环形振荡器的所有级的全局控制电压。各时钟相位的细调是借助各控制电压完成的，这些控制电压由延迟比较器产生，其中，这些延迟比较器用来比较各时钟相位的选定子集之间的时间间隔，以便将实际时间事件朝向期望时间事件调整。多相位时钟的第五相位是这样去歪斜的：将第一相位和第五相位之间的第一时间间隔与第五相位和下一时钟周期的第一相位之间的第二时间间隔进行比较；如果第一时间间隔长于第二时间间隔，则增加额外的延迟调节单元的延迟，否则，则反之。类似地，第三相位是这样去歪斜的：将第一相位和第三相位之间的第三时间间隔与第三相位和第五相位之间的第四时间间隔进行比较，然后据此调节第三时钟相位的延迟调节单元。对于第七相位，将第五相位和第七相位之间的时间间隔与第七相位和下一时钟周期的第一相位之间的时间间隔进行比较。第二、第四和第六时钟相位的去歪斜以类似于前面介绍的方式进行。

已知的多相位时钟系统的缺点在于，它不适合于高频。电路的操作依赖于连续不断地测量单独一个时钟周期内各时钟相位之间的短时间间隔以及连续不断地对它们进行比较，才能为相同的时钟相位生成合适的基准。各时钟相位之间时间间隔的测量在较高的频率下变得格外困难，而且精度也变得相对较低。结果，已知电路的最大操作时钟频率受到时间间隔测量精度的限制。

发明内容

本发明的目的是提供一种可供选用的用于接收多个时钟信号的适合于高速操作的多相位时钟系统。

本发明是由独立权利要求定义的。从属权利要求定义了优选实施方式。