[发明专利]钨数字线及形成和操作钨数字线的方法

说明书

技术领域

本发明大体来说涉及存储器装置，且更特定来说涉及具有钨数字线的存储器装 置。

背景技术

许多电子装置及系统包含用于在装置的操作期间存储数据的集成电路。举例来 说，例如计算机、打印装置、扫描装置、个人数字助理、计算器、计算机工作站、音 频及/或视频装置的电子装置、例如蜂窝电话的通信装置及用于包交换网络的路由器可 包含集成电路形式的存储器以用于保持数据来作为其操作的一部分。与其它形式的存 储器相比，使用集成电路存储器的优点包含空间节省及小型化、节省有限电池资源、 减少对存储器中所存储的数据的存取时间及降低了组装所述电子装置的成本。

动态随机存取存储器(DRAM)是集成电路存储器的实例。DRAM通常包括半导 体电容器单元阵列，每一半导体电容器单元均可保存表示所存储的位的逻辑值的一定 量的电荷。所述阵列中的单元通常布置成若干行及若干列。每一单元位于一行与一列 的交叉点处。所述DRAM阵列中的每一单元均可通过同时寻址交叉的行与列来存取。

在操作中，DRAM中的内部放大器感测电容器上所存储的电荷的量。基于所感测 的电荷，所述感测放大器的输出表示DRAM阵列中所存储的位的逻辑值。以此方式， 可从DRAM集成电路中提取所述阵列中所存储的数据以由电子装置中的其它集成电 路来使用。另外，DRAM上的其它内部电路刷新感测放大器已决定已经保存电荷的单 元上的电荷。以此方式，DRAM补偿电荷从半导体电容器单元中的泄漏，例如泄漏到 DRAM集成电路的衬底中。对单元上的电荷的此读取、写入及维持是DRAM的实质 内部操作。

所述感测放大器通过数字线连接到所述单元，所述数字线包括DRAM的若干列。 在从单元读取之前，DRAM移除寻址所述单元的数字线上的剩余电荷。所述剩余电荷 是从对共享同一数字线的另一单元的先前读取中剩下的。DRAM通过在从所述单元读 取之前将所述数字线预充电到共用电位来均化所述数字线。当DRAM寻址所述单元 时，所述单元中所存储的电荷将数字线的电位从表示单元中所存储的位的逻辑值的所 述共用电位升高或降低。

然而，数字线具有内部电阻、内部寄生电容及与其它数字线的寄生电容。所述电 阻及电容包括RC电路，所述RC电路的时间常数增加了对数字线进行预充电的均化 时间。如果所述时间常数过大，则其导致DRAM集成电路的较慢读取时间，此限制了 DRAM集成电路在现代高速电子装置中的使用。随着DRAM集成电路的时钟速度增 加，命令之间的最小时间缩短且数字线的均化时间应同样减小。

减小位线电阻/电容可改善写入及读取性能及故障率。可通过减少位线厚度来减小 电容。然而，低于1000埃的线厚度减小明显地增加其电阻率，从而导致装置性 能的降级。

发明内容

附图说明

图1图解说明包含连接到存储器单元的数字线及字线的DRAM存储器单元。

图2图解说明包含连接到存储器阵列中的每一存储器单元的数字线及字线的 DRAM存储器阵列。

图3A到图3B图解说明根据先前方法而制造的数字线的截面图。

图4A到图4C图解说明根据本发明实施例而制造的数字线的截面图。

图5图解说明根据先前方法而制造的数字线上的钨的颗粒结构。

图6图解说明显示根据先前方法而制造的数字线的颗粒结构的数字线的截面图。

图7图解说明根据本发明实施例而制造的数字线上的钨的颗粒结构。

图8图解说明显示根据本发明实施例而制造的数字线的颗粒结构的数字线的截面 图。

图9是具有包含根据本发明实施例所形成的数字线的至少一个存储器装置的电子 存储器系统的功能性方块图。

图10是具有包含根据本发明实施例所形成的数字线的至少一个存储器装置的存 储器模块的功能性方块图。

具体实施方式

本发明的实施例包含具有钨数字线的系统、方法及装置。一个方法实施例包含： 在氮化钨(WN_X)衬底上形成具有钨(W)单层的钨数字线；在所述W单层上形成硼 (B)单层；及在所述B单层上形成体W层。