[发明专利]使用外部时钟源时的功率优化

说明书

相关专利申请案

本申请案主张提姆·菲尼克斯(Tim Phoenix)、伊戈尔·伏叶伏大(Igor Wojewoda) 和帕万·库玛·班达鲁帕里(Pavan Kumar Bandarupalli)在2007年5月3日申请的标 题为“针对外部时钟源的功率优化(Power Optimization for External Clock Sources)”的 第60/915,713号共同拥有美国临时专利申请案的优先权，该案特此出于所有目的以引用 的方式并入本文中。

技术领域

本发明涉及具有以不同时钟速度运行的能力的数字装置，且更明确地说，涉及针对 选定外部时钟速度优化数字装置的功率消耗和操作。

背景技术

目前技术的具有数字处理器(例如微控制器、微处理器、数字信号处理器(DSP) 等)和/或外围模块(例如存储器、模-数转换器、数-模转换器、产业标准接口，例如以 太网、火线、光纤通道等)的数字装置在经配置以使用外部时钟时，数字装置设计假定 外部时钟将在与数字装置的最快可能操作速度相当的时钟频率下运行。数字装置中的电 路的偏置(其取决于装置操作的频率)必须假定最坏情况的设计情境，且因此被设置为 最高功率模式，以便能够适应最快可能的装置操作频率。这对于数字装置中的功率利用 和功率消耗来说是浪费的。

发明内容

因此，需要通过提供配置数字装置的方式来克服现存技术的上文所识别的问题以及 其它缺点和不足，所述数字装置包括数字处理器和/或外围模块、支持逻辑以及用于在较 宽范围的外部时钟频率上最佳利用功率的配置和时钟电路。根据本发明的教示，本文预 期使用外部时钟源基于操作的所要频率范围来选择数字装置的操作参数。所述数字装置 可针对外部时钟速度配置而编程，所述外部时钟速度配置指定将用来操作所述数字装置 的最大外部时钟源频率(速度)。一旦可用于数字装置的最大外部时钟速度为已知，就 可针对最佳且/或最经济的性能(例如，最低动态功率消耗)而优化数字装置中所有受影 响的电路，其将允许数字装置以令人满意的方式在外部时钟频率范围(预期最大时钟速 度)上操作。数字装置的编程可以许多形式来实现，例如(但不限于)对数字装置中的 配置寄存器进行编程，此配置寄存器可为易失性的，且/或与非易失性存储器组合，例如 将外部时钟速度配置保存在非易失性存储器(例如，电可擦除可编程存储器(EEPROM)、 快闪存储器、可编程熔丝链等)中。

根据本发明的特定实例实施例，数字装置可包括：数字功能件，其具有可调节的功 率和速度参数，所述可调节的功率和速度参数可被选择以在不同时钟振荡器频率范围上 操作数字功能件；逻辑电路，其具有可调节的功率和速度参数，所述可调节的功率和速 度参数可被选择以在不同时钟振荡器频率范围上操作逻辑电路；以及配置寄存器，其用 于存储用于选择数字功能件和逻辑电路的可调节功率和速度参数的可编程配置位。

附图说明

可通过参考结合附图进行的以下描述来获得对本发明的更全面理解，其中：

图1说明根据本发明特定实例实施例的可针对不同外部时钟速度可编程地配置的数 字装置的示意性框图；

图2说明根据本发明另一特定实例实施例的可针对不同外部时钟速度可编程地配置 且具有用于保持经编程的配置的非易失性存储器的数字装置的示意性框图；以及

图3说明根据本发明的教示的可在图1和图2所示的数字装置中使用的配置寄存器 的框图的特定实例实施例，以及一些特定实例速度和功率配置选项的表格。

虽然本发明容易具有各种修改和替代形式，但已在图中展示且本文详细描述了本发 明的特定实例实施例。然而，应理解，本文对特定实例实施例的描述无意将本发明限于 本文所揭示的特定形式，而是相反，本发明将涵盖如由所附权利要求书界定的所有修改 和均等物。

具体实施方式

现在参看图式，其示意性地说明特定实例实施例的细节。图中的相同元件将由相同 编号表示，且类似元件将由具有不同小写字母后缀的相同编号表示。