[发明专利]扩展频谱控制PLL电路及其启动方法

说明书

技术领域

本发明涉及生成被扩展频谱后的时钟信号的装置，尤其涉及扩 展频谱控制PLL电路(以下，称为SSC-PLL(Spread Spectrum  Control Phase locked loop：扩展频谱控制-锁相环))。

背景技术

近年来，随着SoC(System on Chip：系统级芯片)的高速化， LSI(Large Scale Integration：大规模集成电路)和数字家电产品的 电磁辐射(EMI：Electromagnetic Interference：电磁干扰)的问题日 益显著。SSC-PLL是通过对LSI中的基准时钟信号的频率(输入频 率)进行微小调制，从而将输出时钟信号的频谱扩展来降低EMI的峰 值的技术。SSC-PLL因能以低成本来实现且能获得高峰值降低效果 而被作为EMI对策的最有效手段而被期待。作为扩展频谱调制方式， 经常使用峰值降低效果高的三角波调制方式。另外，扩展频谱调制 频率一般为数十KHz。

另一方面，在车载IF(Interface：接口)、LVDS(Low Voltage  Differential Signaling：低压差分信号)、HDMI(High-Definition  Multimedia Interface：高清晰度多媒体接口)这样的高速接口的领域 中，随着数字家电产品的高功能化、高性能化，工作频率被宽(频) 带化。例如，作为输入频率，车载IF要求13.5MHz～81MHz，LVDS 要求20MHz～160MHz，HDMI要求27MHz～225MHz。因此，需要与 宽频带的频率对应的SSC-PLL。

如图15所示，在SSC-PLL中，环路带宽越宽则由量子化噪声引 起的输出跳动越大。而环路带宽越窄则扩展频谱调制的输出失真越 大。当输出失真变大时，EMI的峰值降低效果变差。因此，在SSC- PLL中，优选将环路带宽固定为跳动和失真这两者变小这样的最佳值 (图中所示的最佳点)。但是，由于跳动以及失真的特性按照输入 频率而变化，所以环路带宽的最佳值也发生变化(参照图15)。因 此，当固定环路带宽时，在输入频率在宽频带变化的情况下，跳动 或失真有可能会增大。

为解决该问题，有如下的方法：针对构成SSC-PLL的VCO (Voltage Controlled Oscillator：压控振荡器)，使相对于控制电压 原本线性变化的增益发生非线性变化，由此随着输入频率的变化， 将环路带宽设定成最佳值(例如，参照专利文献1)。

专利文献1：美国专利第6980581号说明书

发明内容

但是，用模拟电路构成非线形增益的VCO时，由于需要使用电 阻元件，所以导致电路面积变大。另外，设计非常困难，设计工时 也增多。因此，这样的VCO不太适合严格要求低成本、小面积的SoC。 另外，由于处理偏差，导致VCO增益产生偏差，使SSC-PLL的环路 带宽也发生偏差。因此，以往的技术不太适合处理偏差大的细微处 理。

鉴于上述问题的存在，本发明的课题是实现如下这样的扩展频 谱控制PLL电路：使用简单结构的VCO，与宽频带的输入频率对应而 使环路带宽适当变化，而且，吸收处理偏差而相对于预定输入频率 成为预定环路带宽。

为解决上述课题，本发明的手段是采用一种扩展频谱控制PLL 电路，该扩展频谱控制PLL电路根据被输入的基准时钟信号来输出 被扩展频谱后的时钟信号，其特征在于，具有：电荷泵电路，按照 基于所述PLL电路的输出时钟信号的反馈时钟信号和基准时钟信号 的相位差来切换充电电流的释放和吸入；环路滤波电路，其具有滤 波电容，该滤波电容由从电荷泵电路输出的充电电流进行充放电； 压控振荡器，以与被输入的控制电压相应的频率进行振荡；以及校 准电路，按照基准时钟信号的频率来调整电荷泵电路的充电电流和 滤波电容的电容值的任意一个以及压控振荡器的增益的至少一个。 由此，校准电路调整SSC-PLL中的充电电流和滤波电容值中的任 一方以及VCO增益中的至少一个，由此能够吸收处理偏差。另外， 由于与基准时钟信号的频率相应地进行该调整，所以能够与宽频带 的输入频率对应地使环路带宽适当变化。