[发明专利]处理器性能监测

说明书

技术领域

本发明涉及计算机架构，更具体地，涉及评估处理器的性能。

背景技术

现代计算机系统通常包括多个集成电路(IC)，包括可以用于 在计算机系统中处理信息的一个或多个处理器。由处理器处理的数 据可以包括由处理器执行的计算机指令，以及由处理器使用该计算 机指令来操纵的数据。计算机指令和数据通常存储在计算机系统的 主存储器中。

处理器通常通过在一系列小步骤中执行每个指令来处理指令。 在某些情况下，为了增加处理器所处理的指令数目(并由此提高处 理器的速度)，可以将处理器流水线化。流水线是指在处理器中提 供独立的级，其中每一级执行运行指令所需的一个或多个小步骤。 在某些情况下，流水线(以及其他电路)可以置于处理器中称作处 理器内核的部分中。某些处理器可以具有多个处理器内核。

虽然可以通过使用流水线来提高处理器速度，但是计算机系统 的性能可能取决于各种其他因素，例如，计算机系统的存储器层级 的性能。因此，系统开发者通常会研究对存储器中的指令和数据访 问以及存储器中的指令执行，以便收集性能参数，这些性能参数可 以允许系统开发者优化系统设计从而获得更好的性能。例如，系统 开发者可以研究高速缓存未命中率，以确定最优高速缓存大小、集 合关联性等。

现代处理器通常包括性能监测电路，用以利用、测试和监测各 种性能参数。这种性能监测电路通常集中在处理器内核中，其具有 去往和来自多个其他处理器内核的大量线路，从而显著增加了芯片 大小、成本和复杂性。而且，在芯片开发和/或测试完成之后，不再 需要性能监测电路，并且可能无法重新获得由性能监测电路占用的 空间。

因此，需要用于从处理器收集性能参数的改进的方法和系统。

发明内容

本发明涉及计算机架构，并且更具体地，涉及评估处理器性能。

本发明的一个实施方式提供一种用于收集性能数据的方法。该 方法通常包括：由位于处理器的L2高速缓存套组(nest)中的性能 监测器来监测L2高速缓存访问，以获取与L2高速缓存访问有关的 性能数据。该方法还包括：通过将处理器的至少一个处理器内核耦 合至L2高速缓存套组的总线，由性能监测器从所述至少一个处理器 内核接收性能数据；以及基于至少一个L2高速缓存访问和从所述至 少一个处理器内核接收到的性能数据，来计算一个或多个性能参数。

本发明的另一实施方式提供一种位于处理器的L2高速缓存套组 中的性能监测器，其中该性能监测器配置用于：监测对L2高速缓存 套组中的L2高速缓存的访问；以及计算与L2高速缓存访问相关的 一个或多个性能参数。该性能监测器进一步配置用于：通过将L2高 速缓存套组耦合到至少一个处理器内核的总线，从所述至少一个处 理器内核接收性能数据。

本发明的又一实施方式提供一种系统，其一般地包括：至少一 个处理器内核；包括L2高速缓存和性能监测器的L2高速缓存套组； 以及将L2高速缓存套组耦合到至少一个处理器内核的总线。该性能 监测器一般地配置用于监测L2高速缓存访问，以计算与L2高速缓 存访问有关的一个或多个性能参数；以及通过将L2高速缓存套组耦 合到至少一个处理器内核的总线，从所述至少一个处理器内核接收 性能数据。

附图说明

通过使本发明的上述特征、优点和目的得以实现和详细理解的 方式，将参考本发明在附图中使出的实施方式对上文概括的本发明 进行更为具体的描述。

然而，需要注意，附图仅仅示出了本发明的典型实施方式，因 此其不应被认为是对本发明范围的限制，因为本发明可以包含其他 同样有效的实施方式。

图1示出了按照本发明实施方式的示例性系统。

图2示出了按照本发明实施方式的处理器。

图3示出了按照本发明实施方式的另一处理器。

具体实施方式

本发明涉及计算机架构，并且更具体地涉及评估处理器性能。 性能监测器可以置于处理器的L2高速缓存套组中。性能监测器可以 监测L2高速缓存访问以及通过将处理器内核耦合至L2高速缓存套 组的总线从一个或多个处理器内核接收性能数据。在一个实施方式 中，总线可以包括用于将性能数据从处理器内核传送到性能监测器 的一个或多个附加线路。