[发明专利]先进先出缓冲器

权利要求书

1.一种用于在具有不同时钟域的电路之间进行接口的FIFO存储器 电路，包括：

FIFO存储器(10)；

写入指针电路(16)，由第一时钟域的时钟进行时钟控制，所述写入指 针电路(16)控制被写入数据的存储单元；以及

读取指针电路，由第二时钟域的时钟进行时钟控制，所述读取指针 电路控制从其中读取数据的存储单元，

其中，所述读取指针电路和写入指针电路都使用格雷编码；以及其 中，所述存储器电路还包括复制写入指针电路(30)，复制写入指针电路(30) 的复制写入指针地址与所述写入指针电路(16)的写入指针电路地址同步 地加1，并且复制写入指针电路(30)的起始写入地址被选择为使得复制写 入指针地址比写入指针电路地址落后对应于所述FIFO存储器(10)大小的 多个地址存储单元；以及其中，所述存储器电路还包括比较器(34)，用于 将读取指针电路的读取指针电路地址与所述复制写入指针地址进行比较 以确定所述FIFO存储器的满状态。

2.根据权利要求1所述的存储器电路，还包括再同步器，用于将读 取指针与所述第一时钟域的时钟再同步，以及其中，所述比较器(34)用于 将再同步的读取指针电路地址与复制写入指针电路(30)的复制写入指针 地址进行比较。

3.根据权利要求1或2所述的存储器电路，其中，所述比较器(34)包 括用于检测所述复制写入指针地址和读取指针电路地址的相等性的电 路。

4.根据权利要求1所述的存储器电路，其中，还包括第二比较器， 用于将所述读取指针电路地址与所述写入指针电路地址进行比较以确定 所述FIFO存储器的空状态。

5.根据权利要求4所述的存储器电路，还包括再同步器，用于将写 入指针与所述第二时钟域的时钟再同步，以及其中，所述第二比较器用 于将再同步的写入指针电路地址与所述读取指针电路地址进行比较。

6.根据权利要求4或5所述的存储器电路，其中，所述比较器包括 用于检测所述写入指针电路地址和所述读取指针电路地址的相等性的电 路。

7.根据权利要求1所述的电路，其中，所述存储器电路还包括第一 转换电路(40)，用于将读取指针电路地址转换成一位热码信号，并用于控 制FIFO存储器的读取地址；以及其中，读取指针电路格雷编码值和写入 指针电路格雷编码值被用于获取所述FIFO存储器的空状态信息和满状态 信息。

8.根据权利要求7所述的存储器电路，其中，所述第一转换电路(40) 包括具有多个AND门(62)的逻辑电路结构和具有OR树(64)的逻辑电路结 构。

9.根据权利要求7或8所述的存储器电路，还包括第二转换电路 (50)，用于将写入指针电路地址转换为一位热码信号，并用于控制所述 FIFO存储器的写入地址。