[发明专利]包括缓冲器器件和集成电路存储器器件的存储器系统拓扑

权利要求书

1.一种存储器系统，包括：

集成电路缓冲器器件，包括：

第一接口，用以接收指示写入操作的控制信息和写入数据；

第二接口，用以传输所述写入数据和所述控制信息；以及

寄存器，用以存储指示多个集成电路存储器器件响应所述 控制信息来接收所述写入数据的值；

第一集成电路存储器器件，用以存储所述写入数据的第一部分；

第一信号通路，耦合到所述第二接口和所述第一集成电路存储 器器件，所述第一信号通路将所述写入数据的所述第一部分从所述 集成电路缓冲器器件传送到所述第一集成电路存储器器件；

第二集成电路存储器器件，用以存储所述写入数据的第二部分；

第二信号通路，耦合到所述第二接口和所述第二集成电路存储 器器件，所述第二信号通路将所述写入数据的所述第二部分从所述 集成电路缓冲器器件传送到所述第二集成电路存储器器件；以及

第三信号通路，耦合到所述集成电路缓冲器器件和所述第一和 第二集成电路存储器器件，所述第三信号通路将所述控制信息从所 述集成电路缓冲器器件传送到所述第一和第二集成电路存储器器 件，

其中所述控制信息包括用以产生多个芯片选择信号的地址字段 中的信息。

2.根据权利要求1所述的系统，其中所述多个芯片选择信号的 每个芯片选择信号选择所述第一和第二集成电路存储器器件的相应 集成电路存储器器件的存取。

3.根据权利要求2所述的系统，其中从由列地址字段、行地址 字段和库地址字段构成的组中选择所述地址字段。

4.根据权利要求1所述的系统，其中所述集成电路缓冲器器件 包括至少一个寄存器以存储指示多个信号通路、所述多个信号通路 的每个信号通路中包括的多个信号线和所述集成电路缓冲器器件和 所述第一和第二集成电路存储器器件之间包括的多个数据选通信号 的信息。

5.根据权利要求1所述的系统，其中所述集成电路缓冲器器件 包括至少一个寄存器以存储指示所述控制信息的地址中位值的重新 排序的信息。

6.根据权利要求1所述的系统，其中所述控制信息包括第一地 址，

其中所述集成电路缓冲器器件响应所述第一地址将第二地址作 为所述控制信息输出到所述第一集成电路存储器器件中的存储器位 置，以及

其中所述集成电路缓冲器器件响应所述第一地址将第三地址作 为所述控制信息输出到所述第二集成电路存储器器件中的存储器位 置。

7.根据权利要求1所述的系统，其中所述集成电路缓冲器器件、 所述第一集成电路存储器器件、所述第二集成电路存储器器件、所 述第一信号通路、所述第二信号通路和所述第三信号通路包括在存 储器模块上。

8.根据权利要求1所述的系统，其中所述集成电路缓冲器器件、 所述第一集成电路存储器器件和所述第二集成电路存储器器件是包 括在单一封装壳体中的管芯。

9.根据权利要求1所述的系统，其中：

所述集成电路缓冲器器件部署在第一封装壳体中；

所述第一集成电路存储器器件部署在第二封装壳体中；以及

所述第二集成电路存储器器件部署在第三封装壳体中，

其中所述第二封装壳体堆叠在所述第一封装壳体的顶部上，且 所述第三封装壳体堆叠在所述第二封装壳体的顶部上。

10.根据权利要求1所述的系统，其中：

所述第一信号通路是耦合在所述集成电路缓冲器器件和所述第 一集成电路存储器器件之间的第一点对点链路；

所述第二信号通路是耦合在所述集成电路缓冲器器件和所述第 二集成电路存储器器件之间的第二点对点链路；

所述第三信号通路是耦合到所述集成电路缓冲器器件和所述第 一和第二集成电路存储器器件的总线。