[发明专利]定时端口

说明书

技术领域

本发明涉及具有至少一个定时端口的处理器，且具体涉及用于 与其他处理器或外部装置连接的接口处理器。

背景技术

处理器设计者所面临的一个挑战是，处理希望与处理器通信的 数量不断增加的外部装置。通常，这通过为处理器提供某种中断处 理能力以便处理在与外部装置连接的端口处出现的活动来实现。越 来越多地，在这些端口处使用更为复杂的接口逻辑(电路)，以便例 如在每个端口安排多个外部装置。

在许多不同情况中都需要接口连接。这里通过背景技术实例讨 论的一种情况是移动应用处理。

图1示出了移动应用处理器2的示例性应用。应用处理器2包 括CPU 4和与多个外围设备8连接的多个接口控制器6。接口控制 器包括：用于与硬盘驱动器(HDD)8a及SDRAM存储器8b连接 的存储器控制器6a；用于与照相机8c连接的视频控制器6b；用于 与LCD显示器8d连接的显示控制器6c；用于与麦克风8e、扬声器 8f及头戴式耳机8g连接的音频控制器6d；以及用于与键盘8h、通 用串行总线(USB)装置8i、安全数字(SD)卡8j、多媒体卡(MMC) 8k及通用异步接收器/发送器(UART)装置8l连接的连通控制器 (connectivity controller)6e。接口控制器6通常经由总线3连接至 CPU 4。系统还包括功率控制器10和无线处理器12。

注意，接口控制器6多少是示意性地示出的，但是通常代表某 些类型的专用I/O逻辑或特定构造的端口。

按照惯例，采用中断(interrupt，中断信号)或通过轮询技术来 实现外部接口。当采用中断时，外部的外围设备发出信号以告知处 理器：其有数据准备输入至处理器或者其需要来自处理器的数据。 当使用轮询技术时，处理器不断检查装置的状态，以判断其是否准 备供应或接收数据。

执行应用处理器2(例如图1的应用处理器)的一种可能性是， 使用专用集成电路(ASIC)微控制器。ASIC是硬连线的装置，其 可能包括专用于特定应用并被最优化为适应此特定应用的微处理 器。对于给定的功能，与其他选择相比，它们通常更便宜并且能耗 更低。然而，它们的设计复杂，必须预先设计并且不能轻易地重新 构造。

另一种可能性是使用现场可编程门阵列(FPGA)装置。FPGA 是能够在制造之后“在现场”被构造的半导体装置。为了构造FPGA， 首先，利用计算机例如通过绘制示意图或创建描述功能的文本文件 来建模想要的逻辑功能。FPGA包括通过静态构造的互连来进行通 信的查阅表阵列。用FPGA厂商提供的软件来编译计算机模型，这 产生可被下载到FPGA查阅表中的二进制文件。这允许装置的制造 商对FPGA进行改编以满足其自身的个性化需求。

在此实例中，接口控制器6用作FPGA。这具有这样的好处： 移动电话制造商可购买普通的FPGA装置2，然后就地(即“在现 场”)将其构造成专用于他们所期望的应用。然而，FPGA的缺点是， 其比ASIC更贵、更慢并且能耗更高。

在替代实例中，可在FPGA中使用整个芯片2，或者，芯片2 可以是通用处理器，在芯片2与各外围设备8之间连接有独立的 FPGA芯片。然而，这些选择可能更为昂贵并且能耗更高——对于 多数移动电话和其他消费装置都是限制的。

以ASIC的价格、速度、范围和能耗水平实现FPGA的可构造 性将是有利的。实现此目的所涉及的一个具体挑战是，为处理器与 其环境之间的交互作用提供适当的定时。

发明内容

根据本发明的一个方面，提供了一种具有接口部分和内部环境 的处理器，其中，接口部分包括：至少一个端口，被布置为接收当 前时间值；与所述端口相关联的第一寄存器，被布置为存储触发时 间值；以及比较逻辑电路，被构造为检测当前时间值是否与触发时 间值匹配，如果检测到所述匹配，则在端口与外部环境之间传送数 据并改变就绪信号以指示此传送；并且其中，内部环境包括：用于 在至少一个端口与内部环境之间传送数据的执行单元；以及用于调 度由执行单元执行的多个线程的线程调度器(thread scheduler)，每 个线程包括一系列指令，所述调度包括调度一个或多个所述线程， 以便根据就绪信号运行。

这有利地允许线程的调度与数据传送的定时紧密连接，从而提 供对响应时间的精确控制，以输入和输出由那些线程处理的操作。