[发明专利]低密度奇偶校验卷积码编码器和低密度奇偶校验卷积码解码器

权利要求书

1.低密度奇偶校验卷积码编码器，包括：

多个移位寄存器；

多个加权乘法单元，将权重乘以所述移位寄存器的输出；

异或运算器，对所述多个加权乘法单元的输出进行异或运算；

比特数计数器，对进行编码的输入比特的比特数进行计数；加权控制单 元，根据所述比特数，控制所述多个加权乘法单元的权重，

所述多个移位寄存器包括信息序列用移位寄存器(410-1至410-M)和奇 偶用移位寄存器(440-1至440-M)，将所述异或运算器的输出信号输入所述 奇偶用移位寄存器；所述加权控制单元存储按照低密度奇偶校验卷积码校验 矩阵的第一加权图案、以及按照变形了所述低密度奇偶校验卷积码校验矩阵 所得的校验矩阵的第二加权图案，在所述输入比特中的信息序列输入到所述 信息序列用移位寄存器中的最前头的移位寄存器(410-1)时，使用所述第一 加权图案，在用于生成所述输入比特中的终止序列的已知信息输入到所述信 息序列用移位寄存器中的最前头的移位寄存器(410-1)时，使用所述第二加 权图案。

2.如权利要求1所述的低密度奇偶校验卷积码编码器，

所述第二加权图案是按照将所述低密度奇偶校验卷积码校验矩阵的各行 的最右侧的1在每行都向左移位相同的数所得的校验矩阵的加权图案。

3.如权利要求1所述的低密度奇偶校验卷积码编码器，

所述第二加权图案是按照将所述低密度奇偶校验卷积码校验矩阵的各行 的最右侧的1变更为0所得的校验矩阵的加权图案。

4.如权利要求1所述的低密度奇偶校验卷积码编码器，

所述第二加权图案是按照将所述低密度奇偶校验卷积码校验矩阵的各行 的最右侧的1向左移位到不用于终止序列的奇偶校验的列所得的校验矩阵的 加权图案。

5.如权利要求1所述的低密度奇偶校验卷积码编码器，

所述第二加权图案是按照在所述低密度奇偶校验卷积码校验矩阵中将对 应于校验比特的行的1变更为0所得的校验矩阵的加权图案。

6.如权利要求1所述的低密度奇偶校验卷积码编码器，

还包括：

删截单元，在所述输入比特为终止序列时，对所述终止序列的系统位进 行删截。

7.如权利要求1所述的低密度奇偶校验卷积码编码器，

所述加权控制单元存储多个按照存储长度不同的低密度奇偶校验卷积码 校验矩阵的加权图案，在所述输入比特为信息序列时，对越靠近所述信息序 列的后部，使用存储长度越小的加权图案。

8.如权利要求1所述的低密度奇偶校验卷积码编码器，

所述加权控制单元存储多个按照编码率不同的低密度奇偶校验卷积码校 验矩阵的加权图案，在所述输入比特为信息序列时，对越靠近所述信息序列 的末端，使用编码率越低的加权图案。

9.如权利要求1所述的低密度奇偶校验卷积码编码器，

所述加权控制单元存储多个按照存储长度不同的低密度奇偶校验卷积码 校验矩阵的加权图案，在对越靠近所述输入比特的开头部和所述输入比特的 后部进行编码时，使用存储长度越小的加权图案。

10.如权利要求1所述的低密度奇偶校验卷积码编码器，

所述加权控制单元存储多个按照多个多项式的加权图案，对所述输入比 特的第一个比特进行编码时使用按照所述多个多项式中存储长度最小的多项 式的加权图案，对所述输入比特的最终比特进行编码时使用按照所述多个多 项式中存储长度最小的多项式的加权图案。

11.如权利要求10所述的低密度奇偶校验卷积码编码器，

还包括：

调节比特附加单元，将与所述输入比特的数和所述多项式的数对应的数 的已知比特附加在所述输入比特的后部。

12.如权利要求10所述的低密度奇偶校验卷积码编码器，

所述加权控制单元对所述输入比特的最终比特进行编码时，使用按照所 述多个多项式中存储长度最小的低密度奇偶校验卷积码校验矩阵的加权图 案。