[发明专利]逻辑状态捕捉电路

说明书

技术领域

本发明大体上涉及集成电路及处理系统的领域，且更明确地说，涉及零及一捕捉器电路。

背景技术

例如蜂窝电话、膝上型计算机、个人数据助理(PDA)等的许多便携式产品利用执行程序(例如通信及多媒体程序)的处理器。用于此类产品的处理系统包括用于处理指令及数据的处理器复合体(processor complex)。此类便携式产品、其它个人计算机等的功能复杂性需要高性能处理器及存储器。同时，便携式产品具有呈电池形式的有限能量源且以减少的功率电平来提供高性能电平以增加电池寿命。现今开发的许多个人计算机也经设计成以低功率耗用来提供高性能以减少总能量消耗。

在处理器复合体内部，随着功能性、显示器密度、存储密度及对新通信及媒体压缩标准的支持增长，以增加的密度来使用存储器元件、逻辑门及锁存器。举例来说，许多处理器使用长执行管线来实现十亿赫兹时钟速率。因为在每一管线级处锁存大数据总线及指令总线，所以执行管线中的每一级需要很多个锁存器。

用于移动装置中的存储器元件(例如，寄存器堆)需要高速度与低功率消耗两者。举例来说，动态逻辑技术归因于其速度优点而在寄存器堆中用于读取存取。动态电路使用预充电及数据评估阶段来确定输出值。归因于从动态逻辑元件所读取的数据的动态暂时性质，使用锁存器来保持可用于动态读取位线上的经评估数据值。有利于在不使用时钟信号的情况下捕捉逻辑零值的保持锁存器通常被称为零捕捉器。举例来说，标准锁存器可使用交叉耦合式反相器来执行包括下列各项的以下功能：捕捉逻辑电平、保持逻辑电平，及将逻辑电平驱动到后续逻辑级。此标准锁存器在试图将经保持逻辑电平转变到不同逻辑电平时可能使用过多功率。因为交叉耦合式反相器的输出可驱动长连线或多个负载，所以转变功率耗用可能大得不可接受。

发明内容

本发明认识到，减少处理器复合体中的功率需求对便携式应用来说是很重要的且通常用于减少处理系统中的功率使用。还认识到，需要设计电路以提供高性能及低功率。为了所述目的，本发明的实施例陈述一种逻辑状态捕捉器电路，其具有逻辑电路，所述逻辑电路具有第一输入、第二输入及输出。所述逻辑电路经配置以响应于耦合到第一输入的数据值的状态改变，从而致使在输出上产生数据值的代表值。第二输入路径接收数据值的经锁存版本以在数据值已返回到其原始状态之后将代表值保持于输出上。锁存元件经配置以通过锁存数据值而响应于数据值的状态改变且将数据值的经锁存版本耦合到第二输入。当数据值改变状态时，通过数据值来启用复位元件，且经启用复位元件经配置以通过复位锁存元件而响应于时钟输入的状态改变。

另一实施例陈述一种用于捕捉逻辑状态的方法。在预定义周期期间复位逻辑状态捕捉电路的锁存元件。在一个逻辑级内，在逻辑状态捕捉电路的输出上驱动数据输入信号的状态改变。锁存元件响应于数据输入信号的状态改变而锁存数据输入信号的逻辑状态。锁存元件的输出用以保持逻辑状态捕捉电路的输出的输出状态。

另一实施例陈述一种逻辑状态捕捉电路，其具有逻辑电路，所述逻辑电路具有第一输入、第二输入及输出。逻辑电路经配置以响应于耦合到第一输入的数据值的状态改变，从而致使在输出上产生数据值的代表值。第二输入接收数据值的经锁存版本以在数据值已返回到其原始状态之后将代表值保持于输出上。锁存元件经配置以通过锁存数据值而响应于数据值的状态改变且将数据值的经锁存版本耦合到第二输入。复位元件经配置以将锁存元件保持于复位状态，直到时钟改变状态，从而允许锁存元件响应于数据值的状态改变为止。

下文更详细地陈述组合高速逻辑状态捕捉能力、保持功能性与功率节省特征的逻辑状态捕捉电路。

应理解，对于所属领域的技术人员来说，本发明的其它实施例将从以下详细描述而变得易于明了，在以下详细描述中，以说明的方式来展示及描述本发明的各种实施例。如将认识到，本发明能够具有其它及不同实施例且其若干细节能够具有在各种其它方面的修改，所述实施例及修改均不脱离本发明。因此，本质上应认为附图及详细描述为说明性的而非限制性的。

附图说明

图1说明无线通信系统；

图2为零捕捉器电路的第一实施例的电路图；

图3为零捕捉器电路的第二实施例的电路图；

图4为说明图3的零捕捉器电路的操作中的第一时序事件序列的时序图；

图5为说明图3的零捕捉器电路的操作中的第二时序事件序列的时序图；

图6说明在图3的零捕捉器电路中捕捉零时的示范性时序事件序列；

图7A为零捕捉器电路的第三实施例的电路图；