[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种半导体装置及其制造方法，特别涉及一种具有内嵌(built-in)半导体结构的半导体装置及其制造方法。

背景技术

作为普通的半导体装置，已知一种芯片尺寸封装(CSP)，如日本专利申请KOKAI公开No.2000-223518所公开的。该文献中公开的半导体装置可以通过下面的方式获得：在硅基底的下面提供多个柱状电极用于外部连接，并且在这种状态下密封柱状电极之间的间隙。在这种类型的CSP中，因为获得了与硅基底相同尺寸的半导体封装，使得半导体装置小型化，并且可以增大封装密度。但是，这种类型的普通半导体装置具有(扇入)结构，其中，用于外部连接的电极设置在半导体结构的平坦面积区域中。结果，在用于外部连接的电极的配置数目增大并且配置节距变得小于预定尺寸时，例如大约0.5um，这种类型的半导体装置不能应用。

因此，根据日本专利申请KOKAI公开No.2005-216935的装置采用了扇出(fan-out)结构，其中，称为CSP的半导体结构安装在基板上，该基板的平面尺寸大于相关的半导体结构，并且安装在这个基板上的半导体结构被密封膜覆盖，从而被密封，并且与基板的一个表面相对应的几乎整个区域被用作设置半导体结构的用于外部连接的电极的区域。在这种类型的结构下，可以保证足够大的区域来设置用于外部连接的电极，并且因此，即使当用于外部连接的电极非常大，用于外部连接的每个电极的尺寸和节距可以有效保证。

然而在上述普通半导体装置中，需要基板来安装半导体结构，并且使得整个装置变厚的这个基板带来了严重问题。

发明内容

本发明的目的是提供一种半导体装置，能够在半导体装置中具有小轮廓设计，它的用于外部连接的电极的安装区域大于半导体结构的平面表面尺寸，并提供过一种制造方法。

根据本发明另一个方面，提供一种制造半导体装置的方法，包括：在基板上形成下层绝缘膜；在下层绝缘膜上牢固固定多个半导体结构，其具有半导体基底和多个用于外部连接的电极，设置在半导体基底的下面；在下层绝缘膜上形成绝缘层，位于半导体结构的周围，并且在半导体结构和绝缘层上形成上层绝缘膜。该方法然后去掉基板；在下层绝缘膜的下面形成下层布线，与半导体结构的用于外部连接的电极相连，并且在上层绝缘膜上形成上层布线。之后，通过切割半导体结构之间的下层绝缘膜、绝缘层和上层绝缘膜，获得多个半导体装置。

根据本发明，设置用于外部连接的电极的区域可以制成比半导体结构的平面尺寸更大。另外，因为没有设置基板，半导体装置可以减小轮廓。

附图说明

图1是作为本发明第一实施例的半导体装置的剖视图；

图2是用于制造图1所示半导体装置的方法的一个实例中的初始步骤的剖视图；

图3是图2之后的步骤的剖视图；

图4是图3之后的步骤的剖视图；

图5是图4之后的步骤的剖视图；

图6是图5之后的步骤的剖视图；

图7是图6之后的步骤的剖视图；

图8是图7之后的步骤的剖视图；

图9是图8之后的步骤的剖视图；

图10的剖视图是用于解释图1所示半导体装置的制造方法的另一个实例中预定步骤；

图11是作为本发明第二实施例的半导体装置的剖视图；

图12是用于制造图11所示的半导体装置的方法的一个实例中的初始步骤的剖视图；

图13是图12之后的步骤的剖视图；

图14是图13之后的步骤的剖视图；

图15是图14之后的步骤的剖视图；

图16是图15之后的步骤的剖视图；

图17是图16之后的步骤的剖视图；

图18是图17之后的步骤的剖视图；

图19是作为本发明第三实施例的半导体装置的剖视图；

图20是作为本发明第四实施例的半导体装置的剖视图；

图21是用于制造图20所示半导体装置的方法的一个实例中的初始步骤的剖视图；

图22是作为本发明第五实施例的半导体装置的剖视图；

图23是作为本发明第六实施例的半导体装置的剖视图；

图24是作为本发明第七实施例的半导体装置的剖视图；

图25是作为本发明第八实施例的半导体装置的剖视图；

图26是用于制造图25所示半导体装置的方法的一个实例中初始步骤的剖视图；

图27是作为本发明第九实施例的半导体装置的剖视图；

图28是用于解释图27所示半导体装置的制造方法的剖视图。

具体实施方式

(第一实施例)