[发明专利]低腐蚀坑密度（EPD）半绝缘Ⅲ-Ⅴ晶片

说明书

发明领域

本发明涉及半导体制造，更具体而言，涉及制造低腐蚀坑密度(EPD)III-V族晶片的系统和方法，以及所制造的晶片，这种低腐蚀坑密度III-V族晶片可以用于制造器件，例如异质结双极型晶体管(HBT)以及赝配高电子迁移率晶体管(pHEMT)器件。

背景技术

在III-V族/砷化镓(GaAs)工业领域，众所周知的是，对于少数载流子器件的可靠性以及由衬底所制造的器件的产率而言，衬底的腐蚀坑密度(EPD)水平是非常重要的。例如，对于某些GaAs电子器件，例如异质结双极型晶体管(HBT)和赝配高电子迁移率晶体管(pHEMT)等，从历史上看，衬底的EPD并未被认识到是器件产率的一个决定因素。然而，现在已知位错与至少某些器件失效-例如HBT器件失效-存在关系，如近期由劳(Low)等人所披露(Low，T.S.et al，The Role of SubstrateDislocations in Causing Infant Failure in High Complexity InGaP/GaAsHBT ICs，2007)。此外，光点缺陷(light point defect)(LPD)(也称局部光散射，localized light scatters，LLS，参见所附SEMI M54-0304)对于在衬底上实施的后续步骤-例如外延生长-是不利的。尤为重要的是降低可能因砷在生长成的晶锭(ingot)中沉积而发生的晶体“非颗粒”LPD。对于GaAs，这种高LPD一般源自在晶锭的晶体生长过程中使用的高的砷过压。

晶锭退火是公知的。此外，晶锭退火述于伦斯比(Rumsby)等人在“GaAs集成电路研讨会”(GaAs IC symposium)(1983)第34-37页《通过高温退火生产的LEC不掺杂的砷化镓之改进的均匀性》(Improved Uniformity ofLEC Undoped Gallium Arsenide Produced by High Temperature Annealing)中。

采用垂直梯度凝固(vertical gradient freeze)(VGF)和碳掺杂来生长半导体晶体的技术已为人知，例如在授予刘(Liu)等人的第6,896,729号美国专利中所披露的。希望提供利用VGF和退火技术制造低腐蚀坑密度(EPD)的GaAs和其他III-V化合物晶片的系统和方法以及晶片本身，而本发明的各方面均与之相关。

发明内容

本发明的系统、方法和晶片涉及使用低EPD晶体生长方法和晶片退火方法制备III-V族半导体器件，从而制得更高器件产率的III-V族(例如GaAs等)晶片。

在一个示例性的实施方式中，提供一种制造一种具有低腐蚀坑密度(EPD)的III族基材料(group III based material)的方法。此外，该方法包括形成多晶III族基化合物；和使用所述多晶III族基化合物进行垂直梯度凝固晶体生长。其他的示例性的实施方式可以包括在形成III族基晶体期间，控制一个或多个温度梯度，以提供非常低的腐蚀坑密度。

可以理解的是，无论是前述的总体说明，还是后续的详细说明，都仅仅是示例性的和解释性的，而不是对所述发明的限制。除所述的特征和实施方案之外，还可以有其他的特征和/或变化。例如，本发明可以是前述所公开特征的不同组合和部分的组合，和/或下述详细描述中公开的更多若干特征的组合和部分组合。

附图说明

附图构成说明书的一部分，说明本发明的不同实施方案和各具体方面，并与说明一起，解释发明的原理。其中：

图1示出按照本发明若干方面的、采用VGF晶体生长技术制备III-V族晶片的方法；

图2示出一种示例性按照本发明若干方面的晶片的EPD图；

图3示出一个未退火的晶片的LPD分布；

图4示出一个已按照本发明若干方面的方法进行退火的晶片的LPD分布；

图5A和5B示出采用本发明若干方面的晶体生长技术制造III-V族晶片的方法。

具体实施方式

现详细说明本发明，其实施方案如附图所示。后述的实施方式并不代表请求保护的本发明的所有实施方式。相反，它们只是根据本发明某些方面的一些实施例。同一标记在附图中尽可能指相同或类似的部件。

所述系统和方法适用于制备GaAs衬底，因此本发明基于此进行描述。本发明的用途更广，这是因为他们可以用于，例如，制备其他类型的衬底，例如磷化铟(InP)、磷化镓(GaP)和其他相关的III-V族化合物半导体。