[发明专利]直接存储器存取控制装置和数据传输方法

说明书

技术领域

本发明涉及DMA控制装置和数据传输方法，更具体地涉及一种在针对数字AV设备等的系统LSI中的安全机制实现。

背景技术

随着LSI(大规模集成电路)的更多功能和更高集成度的发展，如今，在数字家用AV设备领域中使用的LSI中执行多种多样的应用程序。在保护内容版权和它们当中的保密信息时，应用对隐蔽数据(concealed data)的加密/解密处理是必不可少的。

这时，为了减少CPU的负担，常见的是通过使用DMA(直接存储器存取)控制系统来执行数据传输，所述DMA控制系统被应用来加密/解密隐蔽数据。严格地要求处理隐蔽数据的传输不被非法地执行。

作为一种实现手段，经常大量地使用安全模式，其中执行使得仅受保护的程序可隐蔽的处理。在常规模式下执行普通的应用程序。仅当执行其可隐蔽性级别较高的处理时，将操作模式切换到安全模式，并且在该安全模式下执行必需的处理。随后，在完成处理之后将操作模式再次返回到常规模式。

在专利文献1中，公开了用于当禁止写入配置寄存器(其分配DMA通道的资源)时防止由于不期望的设定改变而引起的故障的机制。在图6中，示出了对于一般的DMA控制电路应用在专利文献1中阐述的机制的示例。

首先，下文中将解释图6中所示的DMA控制电路606的一般操作。此处通过采取由通道0到N组成的DMA通道中的通道0(ch-0)作为示例来进行解释。

DMA控制装置606基于从CPU 101发出的指令，控制外围电路103与存储器105之间的数据传输、以及密码引擎102与存储器105之间的数据传输。

CPU 101设定通道0寄存器控制电路611_0中的ch-0DMA控制寄存器114中的DMA控制参数，例如源地址、目的地地址、传输大小等，并且随后指示启动请求寄存器(reg 0)启动DMA，即启动所述传输。

DMA控制装置606基于来自CPU 101的请求，在地址解码电路610中产生对各个控制寄存器的存取请求，并且将所述存取请求输出到各个通道寄存器控制电路611_0、611_1、...、611_N。

通道0寄存器控制电路611_0响应于来自地址解码电路610的存取请求，控制对ch-0 DMA控制寄存器114的存取。

当CPU 101对多个启动请求寄存器(reg 0等)设定传输启动请求(DMA启动)时，仲裁电路113从多个被启动通道中选择应当在哪个通道上执行传输。然后，执行电路108基于由仲裁电路113选择的通道的DMA控制参数来执行数据传输。

接着，下文中将解释被应用了专利文献1中阐述的机制的DMA控制电路606的特征。DMA控制装置606具有ch-0DMA控制寄存器114中的加锁设定寄存器(reg x)615。当在加锁设定寄存器615中设定1时，存取控制电路613禁止对ch-0 DMA控制寄存器114的写存取。因此，可以防止随后错误地覆写ch-0 DMA控制寄存器114这种事件。

如上所述，当CPU 101执行诸如保护内容版权等的处理(其保密级别较高)之类的处理时，常见的是：将操作模式切换为安全模式，并且完成所述处理。保护安全模式下运行的程序不受恶意人员窜改或偷看。

因此，当CPU 101在安全模式下操作时，从不进行非法处理。而且，当CPU 101存取DMA控制装置606的寄存器时，它输出处理器操作模式109，以便向该寄存器通知这个寄存器存取处于安全模式下。当在安全模式和常规模式之间共享诸如存储器、寄存器等之类的硬件资源时，在切换操作模式时需要保存和恢复程序和数据。

在图7中，示出了显示图6中所示的DMA控制电路606中的处理示例的流程图。

在步骤S201中，CPU 101执行将操作模式从常规模式切换到安全模式的处理，以便进行隐蔽数据传输。

在步骤S202中，CPU 101在安全模式下对ch-0DMA控制寄存器114设定DMA参数，例如源地址、目的地地址、传输大小等。

在步骤S203中，CPU 101通过在加锁设定寄存器615中设定1，禁止对ch-0DMA控制寄存器114中的启动请求寄存器(reg 0)以外的寄存器的写存取(加锁所述存取)。

在步骤S205中，CPU 101设定启动请求以指示通道0上的启动请求寄存器(reg 0)启动所述传输。

在步骤S206中，CPU 101执行将操作模式从安全模式返回到常规模式的处理。

在步骤S708中，CPU 101在接收DMA传输完成通知时，执行从常规模式切换到安全模式的处理。