[发明专利]针对低功率DC-DC SMPS的可编程模数转换器

说明书

相关申请的交叉引用

本申请与以下待审申请相关：Aleksandar等人于2007年2月28日提交的、标题为“UNIVERSAL AND FAULT-TOLERANTMULTIPHASE DIGITAL PWM CONTROLLER FORHIGH-FREQUENCY DC-DC CONVERTERS”的美国专利申请No60/892,109(代理人案号SIPEX-01008US0)。

背景技术

可完全以CMOS IC工艺来实现的且具有可编程参数(例如，开关频率、电压基准及其调节的精度)的数字控制器可以在低功率SMPS中带来许多优点。在蜂窝电话、个人数字助理(PDA)和其他便携式设备中，这种数字控制器可以显著地减小总体系统尺寸，提高可靠性以及电池操作时间。为了针对在大多数情况下基于数字组件的各个功能块提供调节电压，多个专用模拟控制器IC是主导的。由此，系统常具有次优尺寸和数目的组件。如果这些可编程控制器与其主导数字负载一样是以相同的CMOS工艺来实现的，则这些可编程控制器可以容易地集成在相同的硅管芯上，并被编程为满足特定的电源需求。除了引起尺寸减小以外，它们还可以提供设计便携性，并可以实际上消除耗时的模拟重新设计，其中，每当IC实施方式技术改变从而使供电电压需求改变时，需要该模拟重新设计。

可编程控制器可以基于根据处理负载来改变供电电压的动态电压扩缩(DVS)来简化功率节约技术的实施方式。可编程控制器可以消除对互连电路的需要，并改进电源与其数字负载之间的通信。

附图说明

图1示出了示例性的数模转换器；

图2示出了可编程模数转换器；

图3示出了延迟线的幅度特性的曲线图；

图4示出了示例性的快和慢可编程汲取电流式(current-starved)延迟单元；

图5示出了数字可编程偏置电路；

图6示出了一个实施例的示例性芯片的图；

图7-9示出了图6的芯片的操作。

具体实施方式

图1示出了提供可编程基准电压v_ref(t)的示例性数模转换器(DAC)102、用于将输出电压误差转换为其数字等价物e[n]的加窗ADC 104、基于e[n]创建占空比控制信号d[n]的补偿器106以及能够在可编程开关频率下工作的数字脉冲宽度调制器(DPWM)108。

从实际的观点来看，图1结构的实施方式是相当有挑战性的，未实验过的实施方式常常产生次优的系统特性。与大多数现有数字解决方案相比，模拟控制器在功率消耗以及实施方式所需的硅面积(在低功率应用中最重要的IC参数当中)方面仍具有显著优点。因此，在大多数现代便携式设备中，模拟控制器仍是优选。

大多数现有技术高频数字控制器被设计为在仅固定模拟基准附近的窄范围内调节电压，并不允许充分利用数字控制优点。这是由于通常使用节省功率和面积的基于加窗的ADC架构。这种ADC架构是全范围ADC的有效备选方案，全范围ADC的复杂度显著超过整个模拟控制器的复杂度。由基于加窗的ADC和针对基准调整的传统DAC构成的解决方案也得不到最优的架构，并且，在一些情况下，甚至在最新的IC技术中也是不可行的。基于电流源、开关电容器和电阻性网络的DAC常常需要以下模拟块：这些模拟块的供电电压超过以最新CMOS工艺实现的数字电路的最大容许值。另一方面，基于全数字西格马-德耳塔调制器的架构需要大的RC滤波器，该RC滤波器不能简单地实现在芯片上而不耗费大量硅面积和/或功率。

如下所述，新的低功率ADC架构可以具有可编程基准电压，并可以实现在小芯片面积上。还可以对ADC的转换时间和输出电压调节的精度进行编程。这些特征允许可编程数字控制器具有与模拟系统相当的硅面积和功率消耗，同时允许更好地利用数字控制优点。

本发明的一个实施例包括：西格马-德耳塔DAC 204，接收数字值并输出平均值与该数字值相关的模拟输出。加窗ADC转换器202可以包括：基准延迟线220，使用西格马-德耳塔DAC 204的输出来调整该基准延迟线220；测量延迟线222，使用输出电压来调整该测量延迟线222，其中，加窗ADC转换器202确定误差值。延迟线可以充当滑动平均滤波器。备选地，可以使用电压控制振荡器或具有固有平均效应的任何其他电压至时间转换器，而不使用延迟线环形振荡器。在这种情况下，该结构可能由两个电压至时间转换器构成，第一个用于输出电压转换，第二个用于将基准值转变为其数字等价物。