[发明专利]自计时电路抗毛刺的加固

说明书

约翰·班布里奇

肖恩·索尔兹伯里

背景

异步电路，常称为“无时钟电路”或“自计时”电路，其在用于包括电子产品例如集成电路的数字逻辑中时提供很多优于同步电路的优点。异步电路的重要优点是，与用异步设计技术实现的相同功能相比较，其具有较低的功率。历史上，同步设计的使用比异步设计更加广泛，部分地因为这样的因素，如，需要较小的芯片面积、更容易和更好理解的测试性能，以及设计工具的更加广泛的实用性。

同步电路为电路确定具体的定时(time)以估计(和响应于)输入条件。例如，同步电路常利用时钟信号来使能/禁止接受同步的逻辑门的输入中的数据信号(“同步”)。非同步期间内的输入线路上的任何错误信号都不被逻辑门所知且因此对门的状态没有影响。

相比之下，通过定义，无时钟电路异步地响应于输入信号，并且可在一定的条件下响应于在门输入处的任何信号变化，其中，信号变化具有足够的信号电平(例如，在晶体管阈值电压之上)和持续时间(例如，门输入级的接通时间)。因此在到无时钟电路的输入信号线路上的毛刺，诸如电压尖脉冲，可导致不希望发生的状态。

串话干扰、电源噪声、电磁耦合和电中断的其他来源都可导致信号的传播延迟中的变化，且有可能地，还可导致电路中的信号上的毛刺。如果毛刺足够大，即其等于或超过晶体管阈值电压，且如果毛刺持续足够长的持续时间，那么包括晶体管的逻辑门可对于其内部状态以及输入到逻辑门的其他输入信号的值的一些组合来改变其输出的值。在自计时逻辑电路中，这样的毛刺可导致不正确的状态或值或不恰当的控制信号的传输。

故障可以各种方式出现，其依赖于它们影响了电路的哪个部分，电路的那个部分的瞬时状态，以及发生在电路的那个部分中的下一个恰当的操作。例如，在Muller C元件预期来自上游Muller C元件的逻辑信号时，在到Muller C元件的输入上的变高的(high-going)毛刺可导致该元件像有效的逻辑HI输入信号一样判读(interpret)毛刺，导致元件改变其输出状态，因此其在不应传输HI逻辑输出时传输HI逻辑输出。在另一个例子中，RTZ(“归零制”)逻辑设计中的多个并联的Muller C元件可通过在控制Muller C元件的信号线路上的变低的毛刺不正确地从“等待”状态中释放出来。

一些故障可通过系统被传播，直到到达故障隔离点。这样的情况的例子是，导致编码符号作为错误值被更改和接收或可能地导致另外的编码信号被加进的故障。被加进的信号在所预期的符号之前被接收并代替预期的符号被使用，逼迫真正的编码符号以及其随后的所有符号稍后进行信号交换。

由于故障编码符号被更改或加进且传播到孤立点的被传播的故障，如果导致损害，则将导致接收到不正确的信息。

如果被传播的故障影响片上网络(“NoC”)包的消息头字段(messageheader field)或网络结构单元中的路由逻辑，则其可导致对包或信息的不正确的路由处理。例子包括被路由到错误接收器的包、被截短的包，或可能地被连接到一起的多个包，这是由于包的末端的标记被更改使得其不被识别。

在一些情况下，故障可将输入或状态保持元件翻转成为与处理自计时通信协议相关的状态机。这可导致转换到错误状态，由于该状态机可能不再能够正确地与其近邻通信，该错误状态可导致不正确的操作或者也可能导致死锁的协议。

所需要的是用于防止毛刺导致无时钟电路中的逻辑故障的设备。

概要

本发明包括用于改进自计时逻辑块的加固的多个电路，其包括：

a.毛刺滤波器；

b.可调毛刺滤器；

c.信号锁定；

d.验证完整的编码符号；以及

e.包括Muller C元件的互补信号发送。

贯穿整个设计或在所选的位置应用全部的或少于全部的加固技术。毛刺滤波器包括延迟线，该延迟线与携带信号的线路并联，被逻辑元件终止，因此过滤出窄脉冲。毛刺滤波器的一些实施方式提供了用于调节延迟线的延迟时间的装置。信号锁定提供了回到逻辑块的输入侧的锁存的输出，防止状态中的任何变化直到来自上游发送块的归零为止。通过验证完整的编码符号，包括假定为不活动的信号线，额外的故障就可被避免。不同的信号发送使用互补的信号线对和Muller C门，用于新的技术以加固长线路来抵抗由增加的共模抑制带来的毛刺。

附图概述

图1为用于Muller C逻辑门的标准符号。现有技术。

图2示出了用于Muller C元件的电路框图。现有技术。