[发明专利]半导体元件、其制造方法及实装其的实装构造体

说明书

技术区域

本发明涉及一种具有焊锡凸起等的导电性凸起的半导体元件、其制造 方法及实装该半导体元件的实装结构体。

背景技术

近年来，由于要求半导体封装的高密度实装，故已从采用丝焊的COB (chip on Board)实装法向采用倒焊的倒装芯片实装法转移。

作为通过这样的倒装芯片实装法实装于配线基板的半导体芯片包括 具有半导体基板、电极、钝化层、金属屏蔽层及焊锡凸起者。该电极位于 半导体基板上。该钝化层位于电极上，且具有沿厚度方向贯通的开口部。 该金属屏蔽层在钝化层的开口部的下方位于电极上，且含有磷(P)。该焊 锡凸起形成于金属屏蔽层上。

通常，在这样构成的半导体芯片的金属屏蔽层中，在其焊锡凸起侧的 表面部具有富磷部位。该富磷部位是指含磷率相对较大的部位。然而，富 磷部位的机械性强度比起其它部位相对较低。因此，若金属屏蔽层的富磷 部位的厚度增大，则焊锡凸起与金属屏蔽层的接合部分的机械性强度会降 低。由此，例如热应力反复作用在实装半导体芯片的配线基板时，会有该 接合部分产生裂痕，进而使焊锡凸起剥离的情况产生。为了改善所述问题， 用以整体地限制富磷部位的厚度的技术已在专利文献1中公开。

具体而言，根据专利文献1，可如下述所示地制造出半导体芯片。首 先，在半导体基板上形成电极垫。该电极垫为由例如铝等导电性材料形成。 接着，以覆盖半导体基板的电极垫形成面中未由该电极垫覆盖的部位及该 电极垫的外周部的方式形成钝化膜。然后，通过非电解镀镍，在电极垫上 的未由钝化膜覆盖的部位形成镍层。接着，通过非电解镀金，在镍层上形 成金层。然后，通过在金层上配设焊锡并加热来形成焊锡凸起。这样，制 造出具有凸起的半导体芯片。另外，镍层与金层作为焊锡凸起的基底的金 属屏蔽层而发挥作用。

若通过专利文献1记载的制造方法制造半导体芯片，在形成焊锡凸起 时，可通过金层减少构成镍层的镍向焊锡凸起内扩散的情况。由此，可减 少相对较脆的金属互化物层厚厚地形成在镍与焊锡的界面的情况，从而可 提高可靠性。

专利文献1：日本特开2004-273959号公报

然而，在所述半导体芯片中，若整体地缩小富磷层的厚度，则会有半 导体芯片的耐腐蚀性降低的情况产生。这是因为磷偏析的区域(富P层) 比起镍层的其它部位具有高耐腐蚀性的缘故。尤其是，在钝化膜的开口部 附近，外部空气容易从该钝化层与镍层之间侵入，故会有容易产生腐蚀的 倾向。

发明内容

本发明为在这种情况下所想出的，其目的在于提供一种在机械可靠性 及电可靠性两方面均优越的半导体元件、其制造方法及该半导体元件的实 装结构体。

本发明的第一半导体元件具有基板、导电层、保护层、金属屏蔽层、 导电性凸起。该导电层设于基板上。该保护层设于导电层上且具有开口部。 该金属屏蔽层在所述开口部与导电层接合。该导电性凸起形成于金属屏蔽 层上。另外，所述金属屏蔽层含有磷，且包含所述含磷率大于其它部分的 富磷部位。该富磷部位位于导电性凸起侧的表面部，且导电性凸起的形成 区域的周缘部的厚度大于该形成区域的中央部的厚度。

本发明的第二半导体元件具有基板、导电层、保护层、金属屏蔽层、 导电性凸起。该导电层设于基板上。该保护层设于导电层上且具有开口部。 该金属屏蔽层在所述开口部与导电层接合。该导电性凸起形成于金属屏蔽 层上。另外，所述金属屏蔽层含有磷，且包含所述含磷率大于其它部分的 富磷部位。该富磷部位位于导电性凸起侧的表面部，且仅位于导电性凸起 的形成区域的周缘部。

本发明的实装结构体具有本发明的半导体元件及具有配线电极的基 体。在该基体上设有与所述配线电极电连接的衬垫部。该衬垫部与本发明 的半导体元件的导电性凸起接合。