[发明专利]时间交织的跟踪和保持

说明书

技术领域

本申请涉及一种装置，包括具有至少三个端子的第一晶体管元件 以及至少一个开关单元。本申请还涉及一种方法、一种存储有计算机 程序的计算机可读介质和一种包括所述装置的跟踪和保持电路。

背景技术

为了对例如卫星接收机的宽带信号进行采样，跟踪和保持(T/H) 电路需要大约1GHz的带宽以及50dB以上的线性度。对于包括软件的 无线电元件，甚至需要更大的带宽。为了能够将T/H电路与模拟数字 转换器(ADC)一起嵌入数字集成电路(IC)中，T/H电路和ADC的 功耗应当限于几百毫瓦。时间交织是一种将功率效率与高速度相结合 的良好方式。然而，时间交织T/H电路需要每信道的信号带宽远超过 独立信道的采样速率。此外，时间交织T/H电路需要其信道之间的匹 配。该T/H电路可以是如在文献“A 1.6GS/s，16times interleaved track& hold with 7.6ENOB in 0.12μm CMOS，”S.M.Louwsma，E.J.M.van Tuijl，M.Vertregt，P.C.S.Scholtens and B.Nauta，Proc.ESSCIRC，pp 343-346，Sept 2004中描述的后继，包括改进的带宽，线性度和信道匹 配。

在文献“A 1GS/s 11b Time-Interleaved ADC in 0.13μm CMOS，”S. Gupta，M.Choi，M.Inerfield，J.Wang，ISSCC Dig.Tech.Papers，pp 264-265，Feb 2006中，提供了一种防止时间交织T/H电路中的计时误差 的技术。该技术使用前端采样开关，该前端采样开关仅在主时钟周期 的二分之一内闭合。这种方法的缺点是带宽的减小。为了增大带宽， 可以使开关非常大，但是这样电荷注入误差变成了问题。

另一种技术是使用主时钟来使不同的采样时刻同步，如在文献“A Dual-Mode 700-Msample/s 6-bit 200-Msamples/s 7-bit A/D Converter in a 0.25μm Digital CMOS Process，”K.Nagaraj et al.，IEEE JSSC，vol.35， pp 1760-1768，Dec 2000中的，该技术实现了良好的计时对准，并且不 具有前端采样开关的缺点。

在供电噪声使得性能变差的应用中，由于所产生的供电噪声低， 所以通常使用电流型逻辑(CML)。CML使用差分信号，其中信号摆 幅约为二分之一供电电压。对于需要全摆幅信号的应用，即，T/H电 路中的采样开关，必须将CML信号转换成全摆幅信号。这可以由根据 图13所示的现有技术的实施例来实现。从图13可以看出，在所示实施 例内需要八个晶体管元件。

由于实际晶体管失配，图13所示的电路产生时滞(skew)，所述 时滞对于电路的每个实例而言是不同的。在图13所示的电路的实施例 中，许多晶体管对时滞变化作出贡献。尽管这些晶体管的缩放减小了 这种变化，然而功耗提高了并且尺寸甚至变得对于高性能应用而言不 实用。功耗可能变得过大，或者电路所产生的供电噪声可能变得过大。

本申请的一个目的是提供一种装置，其中，显著减小了时滞的影 响。另一目的是避免在转变瞬间本地供电电压的影响。另一目的是降 低功耗。另一目的是减小所产生的供电噪声。另一目的是减小延迟。 另一目的是减小添加到本发明的装置的抖动。

发明内容

利用一种装置解决了这些和其他问题，该装置包括具有至少三个 端子的第一晶体管元件，其中，为第一端子提供第一电压，以及为第 二端子提供第二电压。该装置包括第一开关单元，其中，第三端子经 由所述第一开关单元连接至地电位。所述第一晶体管元件包括预定的 阈值电压。所述第一电压和所述第二电压是预定的交流电压。所述晶 体管元件配置用于使得在第一预定交流电压与第二预定交流电压之间 的差分电压高于预定的阈值电压并且所述第一开关单元不导通的情况 下利用所述第一预定交流电压为所述第三端子充电。