[发明专利]用于降低片上系统的功耗的设备和方法

说明书

技术领域

本发明涉及用于降低片上系统(System on Chip，SoC)中的功耗的设备和方法。更具体而言，本发明涉及一种通过以如下方式执行SoC的操作降低功耗的设备和方法：在SoC被断电时存储SoC中所包含的所有元件的最后操作信息，并在SoC被通电时恢复存储的最后操作信息。 

背景技术

通常，通信系统中使用的片上系统(SoC)通过使用用于降低功耗的若干方法来控制功率。当SoC在无线个域网(Wireless Personal Area Network，WPAN)中使用时，SoC在较短的时段中以活动状态操作，并在大多数时段中以睡眠状态操作，以最小化功耗。 

用于降低SoC的功耗的控制方法可以以软件方式来实现。但是，中央处理单元(CPU)的操作和程序存储器的使用可能会增加功耗。因此，通常，以硬件方式来实现该控制方法更为有效。 

有三种代表性的传统方法用于以硬件方式来降低功耗。在第一种方法中，为了降低功耗，在断电时内部时钟被关闭。在该方法中，通过确定SoC的活动状态，可以针对每个元件控制提供给SoC的所有元件的时钟。此外，在该方法中，以通过关闭时钟，由动态电流消耗的功率可以降低，而由泄露电流消耗的功率不能降低。在WPAN型的SoC中，睡眠状态占芯片操作的多于80％的时间，因此泄露电流比动态电流更为重要。因此，第一种方法不能彻底解决功耗问题。 

在第二种方法中，使用了一种被称为保持寄存器(retention register)的特殊寄存器。保持寄存器可以在操作电源断开时通过使用数据保持电源来存储当前状态。保持寄存器具有能够通过使用保持电源、消耗最小的泄露电流来存储数据的元件。但是，保持寄存器的尺寸几乎比一般的寄存器大两倍。此外，由于保持寄存器不是处于完全的断电状态，因此泄露电流会引起功耗。 

在第三种方法中，通过执行实际的断电，通过初始化来恢复正好在断电之前的前一状态，其中SoC中所包含的CPU和外围设备的寄存器信息丢失，然后在通电时SoC被完全重置。

在上述三种方法中，第三种方法是降低功耗的最好的方法。但是，在通电时，需要花费时间通过重置和初始化来恢复正好在断电之前的前一状态，在此期间，SoC的操作会引起功耗。 

发明内容

本发明的一个方面是解决至少上述问题和/或不足之处，并提供至少下面描述的优势。因此，本发明的一个方面是提供一种用于降低片上系统(SoC)中的功耗的设备和方法。 

本发明的另一方面是提供一种通过仅操作辅助稳压器来降低功耗的设备和方法，该辅助稳压器检测SoC从睡眠状态到活动状态的转变(transition)。 

本发明的另一方面是提供一种通过如下方式来执行SoC操作以降低功耗的设备和方法：在SoC被断电时存储SoC中所包含的所有元件的最后操作信息，并在SoC被通电时恢复存储的最后操作信息。 

根据本发明的一个方面，提供了一种用于降低功耗的SoC。该SoC包括时钟单元，用于向SoC中所包含的所有元件提供时钟；中央处理单元(CPU)，用于控制SoC来执行指定的功能；主稳压器，用于将从外部电池提供的电能供应给SoC中所包含的除了电源管理单元(PMU)之外的其它元件；恢复处理器，用于在从活动状态转变到睡眠状态时在PMU中存储关于SoC中所包含的CPU和所有外围设备的寄存器信息。PMU用于在从活动状态转变到睡眠状态时，通过控制时钟单元来停止对CPU的时钟提供，通过控制时钟单元来停止所有时钟的提供，以及控制主稳压器在恢复处理器完成寄存器信息存储时被断电，其中PMU请求恢复处理器存储寄存器信息。 

根据本发明的另一方面，提供了一种降低SoC中的功耗的方法。该方法包括通过在PMU中检测从活动状态到睡眠状态的转变来停止产生提供给CPU的时钟，存储SoC中所包含的CPU和外围设备的寄存器信息，停止SoC中所有时钟的提供，并将主稳压器断电。 

附图说明

通过下列结合附图的详细说明，本发明的特定示例性实施例的上述和其它方面、特征和优势将变得更清楚，在附图中： 

图1示出了根据本发明的示例性实施例的片上系统(SoC)的结构； 

图2是示出根据本发明的实施例的通过从电池断电状态转变到电池通电状态来初始化SoC的过程的流程图； 

图3是示出根据本发明的示例性实施例的SoC在活动状态中被断电然后转变到睡眠状态的过程的流程图；并且