[发明专利]包括高密度无凸点内建层和密度较低的内核或无内核基板的集成电路封装

说明书

技术领域

本发明的实施例总体上涉及集成电路封装设计领域，更具体而言涉及 包括高密度无凸点内建层(bump-less build up layer)和密度较低的内核或 无内核基板的集成电路封装。

背景技术

随着晶体管尺寸的缩小以及将更多的功能结合到微电子器件中，管芯 至封装基板的互连的几何结构也需要减小。当前，利用通常被称为倒装芯 片连接的焊点连接将管芯连接到封装基板。由于对倒装芯片凸点之间的空 间进行底填有困难，因此随着凸点间距的减小，传统的倒装芯片工艺变得 越来越复杂。

附图说明

在附图中以举例而非限制的方式示出了本发明，其中相似的附图标记 表示相似的元件，其中：

图1示出了根据本发明的一个范例实施例的包括高密度无凸点内建层 的第一封装元件的截面图；

图2示出了根据本发明的一个范例实施例的包括密度较小的内核或无 内核基板的第二封装元件的截面图；

图3示出了根据本发明的一个范例实施例的集成电路封装的俯视图； 以及

图4是根据本发明的一个范例实施例的适于实施集成电路封装的范例 电子设备的方框图。

具体实施方式

在以下说明书中，出于解释的目的，给出了很多具体细节，以便提供 对本发明的全面理解。然而，本领域的技术人员将明了，可以在没有这些 具体细节的情况下实践本发明的实施例。在其他情况下，以方框图的形式 示出了结构和装置以免使本发明模糊不清。

在整个说明书中提到“一个实施例”或“实施例”表示结合所述实施 例描述的特定特征、结构或特点被包括在本发明的至少一个实施例中。于 是，在本说明书通篇各处中出现“在一个实施例中”或“在实施例中”的 提法未必全是指相同的实施例。此外，可以在一个或多个实施例中以任何 适当的方式组合特定的特征、结构或特点。

图1示出了根据本发明的一个范例实施例的包括高密度无凸点内建层 的第一封装元件的截面图。如图所示，第一集成电路封装元件100包括微 电子管芯102、微电子管芯有源表面104、封装材料106、微电子封装内核 108、第一电介质材料层110、内建层112、导电迹线114和导电接触116 中的一个或多个。

微电子管芯102旨在表示任何类型的集成电路管芯。在一个实施例中， 微电子管芯102为多内核微处理器。微电子管芯102包括有源表面104，该 有源表面104包含操作微电子管芯102所需的电连接。

通过封装材料106将微电子管芯102保持在至少一侧的适当位置上。 封装材料106包括至少一个与有源表面104基本平齐的表面。在一个实施 例中，有源表面104设置在固定板上，而封状材料106设置在微电子管芯 102周围。封装材料106可以延伸到微电子管芯102的背侧(与有源表面 104相反的一侧)上。

在第一集成电路封装元件100中可以包括微电子封装内核108以在构 造过程期间提供机械支撑和稳定性。微电子封装内核108可以具有开口， 其中设置微电子管芯102。在一个实施例中，在第一集成电路封装元件100 中不包括微电子封装内核108，可以在更大的范围内使用封装材料106。

在有源表面104和封装材料106的至少一部分上设置第一电介质材料 层110。随后利用公知的处理方法在第一电介质材料层110上设置内建层 112。

导电迹线114设置在第一电介质材料层110和内建层112上并与有源表 面104电接触。导电接触116与导电迹线114耦合，并允许例如通过焊接 连接将第一集成电路封装元件100电耦合到下文所述的第二集成电路封装 元件200。在一个实施例中，导电接触116包括焊料凸点。在另一个实施例 中，导电接触116包括焊盘。

图2示出了根据本发明的一个范例实施例的包括密度较小的内核或无 内核基板的第二封装元件的截面图。如图所示，第二集成电路封装元件200 包括基板内核202、上内建层204、下内建层206、顶表面208、底表面210、 顶部导电接触212、底部导电接触214、导电迹线216、内嵌部件218、顶 部间距220和底部间距222中的一个或多个。