[发明专利]半导体装置及其制造方法

权利要求书

1.具有一沟槽式MOS势垒肖特基二极管的半导体装置，所述沟槽式MOS 势垒肖特基二极管包括肖特基二极管、MOS结构以及作为箝位元件的PN 二极管的至少一个组合，其特征在于，所述PN二极管被构造为集成的衬 底PN二极管并且所述衬底PN二极管的击穿电压(BV_pn)低于所述肖特 基二极管的击穿电压(BV_schottky)并且低于所述MOS结构的击穿电压 (BV_mos)，其中，一n外延层(2)位于n⁺衬底(1)上并且用作阴极区， 在二维示图中存在至少两个被刻蚀穿过所述n外延层(2)直至所述n⁺衬底 (1)的沟槽(6)以及位于所述沟槽(6)的侧壁上的氧化层(7)，所述沟 槽(6)中的、所述氧化层(7)之间的区域(8)是用p掺杂的硅或多晶硅 填充的并且用作所述衬底PN二极管的阳极区。

2.根据权利要求1所述的半导体装置，其特征在于，所述装置可以在击穿 中以高电流运行。

3.根据权利要求1或2所述的半导体装置，其特征在于，所述半导体装置 被作为Z二极管、尤其是具有约20V的击穿电压的Z二极管应用于机动车 发电机系统中。

4.根据权利要求1或2所述的半导体装置，其特征在于，薄的p⁺层(9) 位于所述沟槽(8)的上部区域中。

5.根据权利要求4所述的半导体装置，其特征在于，一金属层(5)位于芯 片背面上并且用作阴极电极，并且一金属层(4)位于芯片正面上，具有与 p⁺层(9)的欧姆接触和具有与所述n外延层(2)的肖特基接触并且用作 阳极电极。

6.根据权利要求4所述的半导体装置，其特征在于，所述沟槽(6)被刻蚀 穿过所述n外延层(2)直至所述n⁺衬底(1)并且具有一矩形形状、一U 形形状或者一另外的、可预先给定的、可选择的形状。

7.根据权利要求4所述的半导体装置，其特征在于，所述p槽(8)被如此 设计，使得在所述p槽(8)与所述n⁺衬底(1)之间的结处不发生穿通效 应而发生所述衬底PN二极管的击穿。

8.根据权利要求4所述的半导体装置，其特征在于，金属化由两个或更多 个相叠放置的金属层组成。

9.根据权利要求4所述的半导体装置，其特征在于，所述沟槽(6)被设置 在带状布局中或者被设置为岛。

10.根据权利要求9所述的半导体装置，其特征在于，所述岛被设计成圆形、 六角形或者可预先给定的形状。