[发明专利]显示驱动集成电路及显示驱动系统

说明书

技术领域

本发明涉及一种显示驱动集成电路(IC)，尤其涉及一种能够实现高分辨率的一显示驱动IC以及具有此显示驱动IC的一显示驱动系统。

背景技术

显示装置将包括有影像信息的数字信号转换为模拟信号，以便使人在显示面板上观看影像。一数字至模拟转换器(DAC)透过利用电阻串来产生对应于数字信号的模拟信号，该电阻串包括多个串联的电阻。为了将N位(N为整数)的数字信号转换为对应的模拟信号，电阻串需要包括至少(2^N+1)个电阻。

显示装置的分辨率根据颜色的多样性和亮度来确定，颜色的多样性和亮度可经每一个图像元素在显示面板中呈现出来。颜色的多样性和亮度还与表示每个图像元素的位数目有关。当可由一个图像元素所代表的影像数据的位数目增加一时，电阻串中的电阻数目需要增加两倍。因此，当显示装置的分辨率增加时，电阻串的面积需要增加两倍。另外，当电阻串中的电阻数目增加时，连接到电阻上的开关数目也要增加。因此，连接到开关以驱动开关的金属线的数目增加，使得包括在DAC中的显示驱动IC(DDI)大幅地增加。

为了解决此问题，已提出一种DAC，其透过使用连接在其上的两个电容和开关将数字信号转换为模拟信号。所述具有电容和开关的DAC的优点是实现增加分辨率的显示装置所需的面积不再增加，从而与使用电阻串的DAC相较，减小DDI所占用的面积是可行的。

在使用电容和开关的DAC中，为了将数字信号转换为对应的模拟信号，所需的过程是利用与数字信号对应的预定电压来充电一个电容，进而将储存在电容中的电荷分配给另一个电容。该过程可藉由打开和关闭连接于两电容的开关来执行。然而，充电和放电这些电容占用太多的时间。为了解决DAC的问题，即是，减少信号转换所占的时间，已提出了一种PPDS(点对点差动信号)方案。此处，在所述「PPDS」方案中，两个相关的功能方块以一对一通信的方式彼此连接，所述「PPDS」方案相当于一多点下传方案，在所述多点下传方案中，一个功能方块同时连接至多个功能方块。

图1为一局部视图，表示一种应用PPDS方案的传统高分辨率显示驱动系统。

参考图1，所述显示驱动系统100包括多个DDI 121至128和一时序控制器110，其将差动数据DData和差动频率信号DClk加至多个DDI 121至128。所述时序控制器110和多个DDI 121至128构成点对点接口方案。

所述时序控制器110将差动数据DData和差动频率信号DClk以一对一通信的方式传输至DDI 121至128。每个DDI 121至128透过使用差动数据DData和差动频率信号DClk输出与差动数据DData对应的多个转换信号A0至AN(N为整数)。所述转换信号A0至AN传输至显示面板中对应的图像元素。此处，转换信号的参考标号中的「A」代表模拟信号。

图2为一方块图，表示图1中所表示的DDI的内部架构。

参考图2，所述DDI包括一输入单元210、一数据处理器220、一DAC单元230、一参考电压/电流产生电路240、以及一伽玛参考电压产生电路250。

为了响应一参考电压Vref、一参考电流Iref、以及一频率校正信号Clk_CR，输入单元210处理一差动数据DData和一差动频率信号DClk，以产生一内部频率信号CLK和一数据信号DATA。所述差动数据DData和差动频率信号DClk具有不同的信号格式。所述内部频率信号CLK和数据信号DATA变为CMOS位阶信号。

所述数据处理器220根据内部频率信号CLK和数据信号DATA产生串行数据总线控制信号DATA_BUS、DAC控制信号DAC_control、和频率校正信号Clk_CR。所述DAC单元230包括多个DAC时钟，其根据多个伽玛参考电压VHH、VHM、VHL、VLH、VLM、和VLL，以及串行数据总线控制信号DATA_BUS、和DAC控制信号(DAC_control)，产生多个转换信号A0至AN。所述参考电压/电流产生电路240产生参考电压Vref和参考电流Iref。所述伽玛参考电压产生电路250产生多个伽玛参考电压VHH、VHM、VHL、VLH、VLM、和VLL。

图3为一电路图，表示包括在图2中所表示的DAC单元中的DAC方块。

参考图3，所述DAC方块300包括一VH DAC 310和一VL DAC 320。