[发明专利]压印方法和基板的处理方法

说明书

技术领域

本发明涉及一种用于将模子的图案压印到树脂材料层的压印方法以及一种基板的处理方法。

背景技术

近年来，已经研发出一种用于将模子上的精细结构转印到将被处理的部件(诸如树脂材料、金属材料等)上的精细处理技术(StephanY.Chou等人，Appl.Phys.Lett.，Vol.，67，Issue 21，pp.3114-3116(1995))，该技术受到关注。该项技术被称为纳米压印或纳米压纹，并提供几纳米级别的分辨率。为此，越来越期望该项技术替代诸如步进器、扫描仪等的曝光装置而应用于下一代半导体制造技术。此外，该项技术能够在晶片级别共同处理三维结构，因此期望将该项技术应用于广泛的领域，诸如用于光器件(例如光子晶体)和生物芯片(例如μ-TAS(微型全分析系统))的制造技术。

在将这种处理技术应用于半导体制造技术的情况下，按照以下方式来执行所述处理技术。

机件(加工件)包括基板(例如，半导体晶片)以及设置在基板上的可光致固化的树脂材料层，所述机件(加工件)与其上形成期望的压印(凸出/凹进)图案的模子彼此相对地被设置，并且在机件与模子之间填充有树脂材料，随后通过紫外(UV)光的照射以对树脂材料进行固化。

通过这种方式，上述图案被转印到树脂材料层，然后，通过将树脂材料层用作掩模来实现该树脂材料层上的蚀刻，从而执行基板上的图案成形。

在(纳米)压印被用作半导体制造技术的光刻术(lithography)的情况下，步进-重复(step-and-repeat)方法是适合的，在所述方法中，通过使用尺寸小于基板的模子来重复执行到基板上的转印(T.Bailey等人，J.Vac.Sci.Technol.B，Vol.18，No.6，pp.3572-3577(2000))。这是因为可通过减少由于晶片尺寸增加所导致的模子图案本身和对准的积分误差来提高精确度，并可减少由于晶片尺寸增加所带来的模子制造成本的增长。

然而，上述压印方法涉及以下问题：难以生产尺寸上大于模子的装置。

也就是说，如图10所示，当在通过处理基板5203而在基板5203上形成图案的情况下执行一次加工的压印时，树脂材料5202可能从加工的区域被挤出，从而沿着模子5201的边缘形成外部区域5204。由此形成的外部区域5204的宽度通常大于图案的尺寸或者图案的周期。此外，树脂材料层在外部区域5204中的厚度在许多情况下大于在加工区域(处理区域)的厚度。例如，处理区域5205中树脂材料层的厚度以及图案的非均匀性为大约几十nm到大约几百nm，而外部区域5204中树脂材料层的厚度可为几个μm或更多。

在所述外部区域5204中，难以形成图案，因此，在邻近的加工区域之间产生了至少相应于外部区域5204的宽度的间隙。结果，难以通过连接从模子的图案所转印的图案来产生大尺寸的装置。此外，即使在没有产生大尺寸的装置的情况下，也存在以下问题：由于外部区域5204的存在而减少了从一个晶片制备的芯片数量，从而增加了生产成本。

发明内容

考虑到上述问题，本发明的一个主要目的在于提供一种能够将邻近处理区域的图案彼此连接以减少生产成本的压印方法。

本发明的另一目的在于提供一种使用所述压印方法的基板的处理方法。

根据本发明，可实现一种能够将邻近处理区域的图案彼此连接以减少生产成本的压印方法。还可实现一种使用所述压印方法的基板的处理方法。

在考虑以下结合附图对本发明优选实施例的描述时，本发明的这些以及其它目的、特征和优点将变得更加清楚。

附图说明

图1是本发明实施例1中的压印方法的流程图。

图2(a)到图2(e)是用于示出本发明的实施例1中的在外部区域中的树脂材料的去除步骤的示意图。

图3(a)到图3(c)是用于示出本发明的实施例1中的使用具有如下结构的模子来第二次进行图案形成的步骤的示意图，所述结构用于阻止光被发射到树脂材料的伸出到处理区域外围中的部分。

图4(a)到图4(c)是用于示出本发明的实施例1中的在用于重复图案形成步骤的压印方法中的各个转印步骤中处理区域的布置的示意图。

图5(a)到图5(c)是用于示出本发明的实施例1中的图案到基板的转印方法的示意图。

图6(a)和图6(b)是用于示出本发明的实施例1中的图案的连接的示意图。

图7(a)到图7(d)以及图8(a)和图8(b)是用于示出本发明的实施例2中的处理区域的布置的示意图。