[发明专利]虚拟化环境中的地址转换缓存和I/O高速缓存性能改进

权利要求书

1.一种设备，包括：

用于存储一个或多个条目的高速缓存，其中每个条目对应于访客物理地址(GPA)与主机物理地址(HPA)之间的输入/输出(I/O)存储器访问请求；以及

第一逻辑，用于从端点装置接收第一I/O存储器访问请求，并确定所述第一I/O存储器访问请求是否包括与地址关联的将来访问提示，

其中所述第一逻辑响应所述第一I/O存储器访问请求包括所述提示的确定而引起对于对应高速缓存条目的一个或多个位的更新。

2.如权利要求1所述的设备，其中所述端点装置用于生成所述存储器访问请求。

3.如权利要求1所述的设备，还包括预取逻辑，所述预取逻辑响应由所述端点装置发出的请求而将数据预取到所述高速缓存中。

4.如权利要求1所述的设备，其中所述端点装置包括外围部件互连(PCI)express装置。

5.如权利要求1所述的设备，其中所述将来访问提示用于指示将会对所述地址进行将来访问。

6.如权利要求1所述的设备，其中所述第一逻辑、一个或多个处理器核、或所述高速缓存中的一个或多个在相同集成电路管芯上。

7.如权利要求1所述的设备，其中所述高速缓存包括根联合体高速缓存、I/O转换后备缓冲器(IOTLB)或者它们的组合中的一种或多种。

8.如权利要求1所述的设备，其中所述高速缓存是共享或专用高速缓存。

9.如权利要求1所述的设备，其中所述高速缓存包括1级(L1)高速缓存、2级(L2)高速缓存、3级(L3)、中级高速缓存、末级高速缓存(LLC)或者它们的组合中的一种或多种。

10.如权利要求1所述的设备，还包括用于耦合所述第一逻辑和所述端点装置的根端口。

11.一种方法，包括：

从端点装置接收第一输入/输出(I/O)存储器访问请求；

将一个或多个条目存储在高速缓存中，其中每个条目对应于访客物理地址(GPA)与主机物理地址(HPA)之间的输入/输出(I/O)存储器访问请求；以及

确定所述第一I/O存储器访问请求是否包括与地址关联的将来访问提示，

其中所述将来访问提示用于指示将会对所述地址进行将来访问。

12.如权利要求11所述的方法，还包括响应所述第一I/O存储器访问请求包括所述提示的确定而更新对应高速缓存条目的一个或多个位。

13.如权利要求11所述的方法，还包括替换所述高速缓存中包括提示的条目之前的不包括提示的条目。

14.如权利要求11所述的方法，还包括转换对应于所述第一I/O存储器访问的地址。

15.一种系统，包括：

用于存储一个或多个条目的存储器；

用于存储与存储在所述存储器中的所述一个或多个条目对应的一个或多个条目的高速缓存，其中所述高速缓存的每个条目对应于访客物理地址(GPA)与主机物理地址(HPA)之间的输入/输出(I/O)存储器访问请求；以及

第一逻辑，用于从端点装置接收第一I/O存储器访问请求，并确定所述第一I/O存储器访问请求是否包括与地址关联的将来访问提示，

其中所述第一逻辑响应所述第一I/O存储器访问请求包括所述提示的确定而引起对于对应高速缓存条目的一个或多个位的更新。

16.如权利要求15所述的系统，其中所述端点装置用于生成所述存储器访问请求。

17.如权利要求15所述的系统，还包括预取逻辑，所述预取逻辑响应由所述端点装置发出的请求而将数据预取到所述高速缓存中。

18.如权利要求15所述的系统，其中所述端点装置包括外围部件互连(PCI)express装置。

19.如权利要求15所述的系统，其中所述将来访问提示用于指示将会对所述地址进行将来访问。

20.如权利要求15所述的系统，还包括耦合到包括所述高速缓存的非核部分的显示装置。