[发明专利]在多级数据处理管线中执行指令的系统和方法有效
申请号: | 200880111057.1 | 申请日: | 2008-09-04 |
公开(公告)号: | CN101821712A | 公开(公告)日: | 2010-09-01 |
发明(设计)人: | 阿贾伊·阿南塔·英格尔;卢奇安·科德雷斯库;苏雷什·文库马洪蒂 | 申请(专利权)人: | 高通股份有限公司 |
主分类号: | G06F9/38 | 分类号: | G06F9/38 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 刘国伟 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多级 数据处理 管线 执行 指令 系统 方法 | ||
技术领域
本发明大体上涉及一种在多级数据处理管线中执行指令的系统和方法。
背景技术
技术上的进步已产生更小且更强大的个人计算装置。举例来说,当前存在多种便携 式个人计算装置,包含无线计算装置,例如便携式无线电话、个人数字助理(PDA)和 寻呼装置,其体积小、重量轻且容易由用户携带。更具体来说,例如蜂窝式电话和IP 电话等便携式无线电话可经由无线网络传送语音和数据包。此外,许多此类无线电话包 含并入在其中的其它类型的装置。举例来说,无线电话还可包含数字静态相机、数字视 频相机、数字记录器和音频文件播放器。而且,此类无线电话可包含可用于访问因特网 的网络接口。因此,这些无线电话包含显著的计算能力。
通常,便携式个人计算装置由电池供电。随着这些装置变得更强大,所述装置可消 耗更多的功率且减少了电池可给装置供电的时间量。
因此,提供在处理器中执行指令的改进的系统和方法将是有利的。
发明内容
在特定实施例中,揭示一种装置,其包含具有用于执行指令的多个级的指令执行管 线。所述装置还包含耦合到所述指令执行管线的控制逻辑电路。所述控制逻辑电路适于 在经解码指令的执行期间跳过所述指令执行管线的至少一个级。所述控制逻辑电路还适 于在经解码指令的执行期间执行至少一个非跳过的级。
在另一特定实施例中,揭示一种方法,其包含将指令解码以确定何时可使用少于多 级数据处理管线中的可用级的数目的级来执行所述指令。所述方法还包含在经解码指令 的执行期间跳过所述多级数据处理管线的至少一个级,且在经解码指令的执行期间执行 至少一个非跳过的级。
在又一特定实施例中,揭示一种装置,其包含指令执行管线和适于从所述指令执行 管线接收数据的寄存器堆。所述装置还包含用于在指令执行期间跳过所述指令执行管线 的多个可用级中的至少一个级的装置。
在又一特定实施例中,揭示一种无线装置,其包含接收器和响应于所述接收器的处 理器。所述处理器包含第一存储器和响应于所述第一存储器的经交错多级数据处理管 线。所述处理器适于将指令解码以确定何时可使用少于所述经交错多级数据处理管线中 的可用级的数目的级来执行所述指令。所述处理器还适于在所述指令的执行期间跳过所 述经交错多级数据处理管线的至少一个级。所述处理器进一步适于在经解码指令的执行 期间执行至少一个非跳过的级。
所描述的装置和方法的一个特定优点在于可在跳过的周期期间节约功率。所描述的 装置和方法的另一特定优点在于可延长便携式装置的电池寿命。
在检视整个申请案后,将明白本发明的其它方面、优点和特征,整个申请案包含以 下部分:附图说明、具体实施方式和权利要求书。
附图说明
图1是在多级数据处理管线中执行指令的系统的一实施例的框图;
图2是在多级数据处理管线中执行指令的系统的另一实施例的框图;
图3是在多级数据处理管线中执行指令的方法的一实施例的流程图;以及
图4是可利用如关于图1到图3所描述的用于在多级数据处理管线中执行指令的装 置和用于在多级数据处理管线中执行指令的方法的便携式通信装置的示范性实施例。
具体实施方式
图1说明处理器100的示范性、非限制性实施例的框图。如图1中所说明,处理器 100包含耦合到指令高速缓冲存储器134的存储器102。指令高速缓冲存储器134经由 总线130耦合到当前指令寄存器(CIR)136、138、140、142、144和146。CIR 136-146 中的每一者可与多线程处理器中的特定线程相关联。在特定实施例中,处理器100是具 有六个线程的经交错多线程处理器,其中CIR 136-146中的每一者包括经交错多线程处 理器的一个线程。
CIR 136-146经由总线107耦合到定序器104。在特定实施例中,总线107为六十四 (64)位总线,且定序器104经配置以从具有三十二(32)位长度的存储器102中检索 指令。总线107耦合到第一指令执行单元108、第二指令执行单元110、第三指令执行 单元112和第四指令执行单元114。图1指示每一指令执行单元108、110、112、114可 经由第一总线118耦合到通用寄存器堆116。通用寄存器堆116还可经由第二总线120 耦合到定序器104和存储器102。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于高通股份有限公司,未经高通股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200880111057.1/2.html,转载请声明来源钻瓜专利网。