[发明专利]逻辑值决定方法及逻辑值决定程序

说明书

技术领域

本发明涉及逻辑值决定方法及逻辑值决定程序，其在将由0(零)、1(一)的逻辑值位和未定值位构成的向量施加到进行了扫描设计的时序电路内的组合电路或单独的组合电路时，根据在所述组合电路的一部或全部的外部输入线与该组合电路的一部或全部的外部输出线之间所确定的1对1的对应关系，决定应该给予向量中的未定值位的目标逻辑值，以使得相对应的外部输入线与外部输出线之间的相异逻辑值的总数增加或减少。

背景技术

半导体大规模集成电路(以下有时也简称为LSI电路)如图3所示那样，经过设计、制造、测试阶段后出厂。在此，测试是指如下的作业：对基于设计数据制造出的LSI电路(具体而言为时序电路内的组合电路、即包括与门、与非门、或门、或非门等逻辑元件的电路)施加测试向量(以下简称为向量)，将对其的响应与期待值进行比较来进行合格品、不合格品的判定。测试中合格的LSI电路的合格品率(成品率)较大地左右了LSI电路的品质、可靠性以及成本，因此可以称其为半导体产业的生命线。并且，在由初始化码(pattern)和包括检测故障的特定信号的启动码(launchpattern)构成了向量的情况下，如图4所示那样，在移位脉冲S_L的上升时刻向组合电路输入初始化码，接着在脉冲C₁的上升时刻输入启动码，在脉冲C₂的上升时刻观测由此产生的组合电路的响应，从而进行以与实际使用LSI电路同等程度的工作速度来进行测试的实际速度测试。组合电路的测试状态在移位脉冲S₁的上升时刻被解除。

在此，若由于在脉冲C₁后输入启动码而发生的组合电路内的开关动作较多，则在电源电压下降(IR降，IR-Drop)、电源噪声增加，组合电路内的延迟过度增加的情况下，在脉冲C₂无法得到原本应得到的响应，因违背定时而错误的响应被取入到时序电路内的触发器(flip flop)组。其结果，因为来自组合电路的响应与期待值不一致，所以发生误测试、即作出了为不合格品这样的错误的判定。并且，误测试在捕获(capture)C₁和捕获C₂的时间间隔短的实际速度测试中变得显著。

另一方面，作为决定不发生IR降的向量的方法，存在X嵌入技术。X嵌入技术是如下的技术：在对LSI电路(具体而言为时序电路内的组合电路)内的一种或两种以上的故障进行检测的情况下，仅对向量中与检测的故障相关的一部分位分配0或1的逻辑值就能够检测故障，将向量中与故障不相关(即不会降低故障检测能力)的剩余的位设为未定值位(称为X位)，对该X位分配与目的相应的逻辑值0或1。例如，如图5所示那样，在对由V_P及V_S构成的向量V给予F_P(V)及F_S(V)的响应的情况下，能够减小V_S和F_S(V)的不同。在图5中，p_i(i＝1～6)、q_i(i＝1～6)分别表示组合电路的输入、输出线。在此，在专利文献1中记载了对于向量的集合整体在任意的位中指定X位。

专利文献1：国际公开第2006/106626号小册子

发明内容

然而，在专利文献1中存在如下问题：很多情况下会将原本最好不设为X位的位设为了X位，很多情况下不能得到有效避免误测试的X位。而且，在对从组合电路输出并输入至触发器组的准外部输出中的X位分配逻辑值时，通常一边参照组合电路内的信号线和信号值一边进行合理化操作，所以也存在对准外部输出中的X位分配逻辑值的处理时间，与组合电路内的信号线的增加成比例地增加这样的问题。

本发明是鉴于相关情况完成的发明，目的在于提供一种逻辑值决定方法及逻辑值决定程序，其能够在向量中指定不会降低测试的检出能力的未定值位，在短时间内决定应该给予该未定值位的目标逻辑值。

沿着上述目的的本发明的逻辑值决定方法，其针对施加于进行了扫描设计的时序电路内的组合电路或单独的组合电路的、由0、1的逻辑值位及未定值位构成的向量中的该未定值位，根据在所述组合电路的一部或全部得到外部输入线与该组合电路的一部或全部的外部输出线之间所确定的1对1的对应关系，决定应该给予所述未定值位的目标逻辑值，以使得相对应的所述外部输入线与所述外部输出线之间的相异逻辑值的总数增加或减少，所述逻辑值决定方法包括：