[发明专利]等离子体显示面板及其制造方法

说明书

技术领域

本发明涉及一种等离子体显示面板(下文中称作PDP)及其制造方法。

背景技术

目前，通常被商品化的AC驱动型PDP是表面放电型PDP。在表面放电型PDP中，用于彩色显示器的荧光体层可以在显示面板的厚度方向远离一对显示电极布置，使得由于在放电过程中离子碰撞而引起的荧光体的特性劣化能够得到降低。因而，与在前面基板和背面基板上分别形成一对显示电极X和Y的另一种类型的对向放电型PDP相比，表面放电型PDP更适合于延长其使用寿命。

在通常的AC驱动型表面放电型PDP的前面基板上，设置有保护层以用于防止电介质层被放电过程中的离子碰撞所劣化，其中电介质层覆盖显示电极X和Y。保护层不仅防止电介质层被放电过程中的离子碰撞所劣化，而且还通过对其施加的离子碰撞来发射二次电子，并具有使放电成长的功能。

通常，考虑到对离子碰撞的高度防护以及良好的二次电子发射能力，将氧化镁(MgO)薄膜用作保护层。

发明内容

本发明要解决的问题

由于上述MgO的保护膜具有较高的二次电子发射系数，所以其极有效地降低放电开始电压。然而，为了满足对高分辨率显示面板的需求，有必要进一步提高寻址速度，使得新发生了放电时延的问题。即，为了根据所谓的全高清TV标准，在预定帧时间内以灰度显示所必需的子场扫描执行1080行扫描，如何缩短放电时延是个大问题。

此处，放电时延通常被认为是形成时延和统计时延的总和。形成时延是在显示电极中产生初始电子与形成明确放电之间的时间间隔，并且被近似地认为是当产生许多次放电时的最小放电时间。统计时延是施加电压从而发生电离与开始放电之间的时间间隔，并且由于在重复多次放电的情况下统计时延大致会引起偏差而得以命名。如果这些放电时延较长，则寻址(显示的写入)时间也必须较长以避免显示错误，从而造成显示时间实际上可能会被缩短的不良影响。因此，对PDP来说，希望使放电时延缩短。

作为使放电时延缩短的可能的解决方案，常规地，例如在日本特开第2006-147417号中已经提出了在MgO保护膜上分散分布MgO单晶的技术。然而，常规地，难以使各个面板的特性均一化。关于这方面的改善是所期望的。

本发明的一个目的是提供一种具有用于改善放电时延的改良的面板结构的等离子体显示面板，并且更特别地，本发明提供了一种具有新的保护膜结构的等离子体显示面板，该等离子体显示面板具有均一化的面板特性，适于高产率大规模生产。

解决问题的方式和发明效果

本发明PDP包括一对彼此对向的，夹着其中封入放电气体而形成的放电空间的基板结构体，其中一对基板结构体中的一个包括：布置在基板上的显示电极；用于覆盖显示电极的电介质层；以及用于覆盖电介质层的保护层，该保护层被配置成使多个MgO单晶以多个MgO单晶的晶体取向沿一个方向取向的方式附着在MgO膜上，并且MgO单晶在MgO膜上的覆盖率的标准偏差的三倍除以覆盖率的平均值所得到的值为20％或更小。

本发明的主要构想是以多个MgO单晶的晶体取向沿一个方向取向的方式将MgO单晶分散分布在MgO膜上。通过这种分散分布，在改善放电时延的同时，能够使各面板的特性均一化。

本发明的另一个特征在于，MgO单晶在MgO膜上的覆盖率的标准偏差的三倍除以覆盖率的平均值所得到的值为20％或更小。利用该结构，可以防止面板在显示过程中产生明暗的不均。

此外，以覆盖率的标准偏差的三倍除以覆盖率的平均值所得到的值作为基准值的原因如下：

如果假设覆盖率的分布是正态概率分布，那么当用σ表示覆盖率的标准偏差时，所有数据中的99.73％都被包含在平均值±3σ内。因此，测量值的偏差的宽度由3σ表示。此外，为了相对的比较，为了表示测量值相对于平均值的偏差的宽度，用3σ除以平均值。

在本发明中，“覆盖率”被定义成：在垂直方向观察其上分散分布有MgO单晶的MgO保护膜的表面时，多个MgO单晶表面面积与底层的MgO保护膜表面面积的百分比。以直线10mm的等距离并以0.6mm×0.6mm的正方形的视野范围用10个或更多的点(例如10、11或12)测量覆盖率。在本发明中，“标准偏差”是指从样本测定的标准偏差。

不特别限定MgO单晶在MgO膜上的覆盖率的标准偏差的三倍除以覆盖率的平均值所得到的值为20％或更小的方法，，但是，作为实例，可以通过在高雾化压力条件下将MgO单晶密度较低的浆料喷雾涂布在MgO膜上来实现。

下面，举例说明本发明的各种实施方式。