[发明专利]合成器、合成器模块、以及具有该合成器的接收装置、电子设备

说明书

技术领域

本发明涉及一种合成器、合成器模块、以及具有该合成器的接收装置、电子设备。

背景技术

以下，利用图14对例如专利文献1中公开的进行基准振荡器的温度补偿的以往的合成器进行说明。

图14是以往的进行基准振荡器的温度补偿的合成器的框图。在图14中，以往的合成器100中，从基准频率振荡器101输出的基准振荡信号由第1分频器102进行分频之后输入至比较器103。进而。比较器103的输出信号在低通滤波器104中进行积分，转换为具有直流附近的频率的信号。基于该信号电压值，压控振荡器105将振荡信号作为本地信号进行输出。然后，压控振荡器105将振荡信号输入至第2分频器106。在第2分频器106中，以按照信道指定而由控制电路107所指定的分频数对振荡信号进行分频，并输出至比较器103。在比较器103中，对来自第2分频器106的输入信号与来自第1分频器102的输入信号进行比较。

以上是基本的合成器的动作。在图14所示的合成器100中，还根据温度传感器108检测出的温度控制第2分频器106的分频数。对其动作进行简单说明。由温度传感器108检测周围温度，由A/D(模拟/数字)转换器109将其温度转换为数字信号。从预先存储了根据温度的修正值的EEPROM(在电学上可改写内容的读出专用存储元件)等的存储器110读出与A/D转换器109的输出相应的修正值，并输出至控制电路107。控制电路107根据从存储器110输出的修正值改变第2分频器106的分频数。

第2分频器106具有累加器，通过对累加器输入分频数来改变分频数。图15是表示第2分频器106内的以往的累加器的结构图。利用图15以二进制19位的累加器为例对以往的改变分频数的方法进行说明。

图15中，以往的累加器111具有第1触发器113，该第1触发器暂时保持由控制电路107(图14)输入的分数分频数N的数据，并在时钟信号的上升沿由Q端子将分数分频数N的数据发送至加法器112。再有，累加器111具有第2触发器114，该第2触发器114暂时保持由第1加法器112输入的累加值数据，并在时钟信号的上升沿由Q端子将累加值数据发送至第1加法器112。在第1加法器112中，来自第1触发器113与第2触发器114的输入数据的相加结果溢出(overflow)时，将溢出数据即值“1”发送至构成第2分频器106(图14)的第2加法器(并未图示)。也就是说，仅在图15的累加器111输出溢出数据时，可变分频器15(图14)的分频比为M+1，除此之外的分频比为M。

在由这种结构构成的以往一般的合成器中，改变分频器时暂时将第2分频器106复位，之后选择所希望的分频比。也就是说，如图15所示那样在第2触发器114的D端子连接复位部115，改变分频比时，首先在复位部115的R端子输入复位信号。由此，使累加器111中积累的数据返回至预先设定的数据。其原因是由于累加器111中积累着过去的数据，因此如果不对这些进行复位则对所希望分频比的切换将出现延迟。例如，若将分数分频数设为2¹⁹，将累加器的动作频率设为5MHz，则在不进行复位(保持着过去的累加值的状态下)改变分频比时，最大将出现0.1秒的切换延迟。因此，必须将累加器111的初期值复位至预先设定的值。

图16是表示第2分频器106(图14)的动作的时序图。为了使说明简单，图16的时序图表示使用了二进制下3位的累加器的情况。在设定分数分频数N＝3的情况下，时钟信号a的第3个上升沿时，累加值b为“9”，超过了二进制3位的最大值即“8”从而引起进位。由此，作为溢出数据c发送“1”，分频比d为“M+1”。与此同时，进位之后的剩余数据即“1”输入至第1触发器113(图15)。在此，由控制电路107输入的分数分频数N从“3”变为其他值时，在图15的以往累加器111中，对复位部115输入复位信号，输入至第2触发器114的累加值返回至0从而被复位。