[发明专利]增强的微处理器或微控制器

说明书

技术领域

本申请案的技术领域涉及微处理器或微控制器。

背景技术

微控制器通常构成芯片上的系统且包括一微处理器及多个外围组件。存在具有8位、16位及32位架构的各式各样的此类微控制器。例如由微芯科技公司(MicrochipTechnology Inc.)制造的8位微控制器等现有微控制器实现了灵活架构。此类微控制器包括其中程序存储器与数据存储器分离的哈佛架构。此类型的微控制器进一步包括允许对数据存储器的存取的特定分库系统。通常，将数据存储器划分成多个库且库选择寄存器界定当前选择且可存取所述库中的哪一库。为存取其它库，必须对所述库选择寄存器进行重编程。因此，即使分库方案仅允许对所界定存储器库的存取，这些控制器也包含强制切换到预界定库的指令。此实现了改进且强大的性能，尽管存在一般的存取限制性。

然而，在存取存储器中仍存在瓶颈。因此，需要改进的微控制器架构。

发明内容

根据一实施例，一种n位微处理器装置可包括：n位中央处理单元(CPU)；多个特殊功能寄存器及通用寄存器，其被存储器映射到多个库且具有至少两个16位间接存储器地址寄存器，所述至少两个16位间接存储器地址寄存器可由所述CPU跨越所有库存取；库存取单元，其用于将所述CPU与所述多个库中的一者耦合；数据存储器，其与所述CPU耦合；及程序存储器，其与所述CPU耦合，其中所述间接地址寄存器可操作以存取所述数据存储器或程序存储器且其中所述间接存储器地址寄存器中的每一者中的一位指示对所述数据存储器或对所述程序存储器的存取。

根据其它实施例，n＝8。根据其它实施例，所述n位微处理器可进一步包括至少一个虚拟寄存器，其中将数据写入到所述虚拟寄存器导致使用所述间接存储器地址寄存器中的一者对所述数据存储器或对所述程序存储器的间接存取。根据其它实施例，所述至少一个虚拟寄存器被映射到每一存储器库。根据其它实施例，所述n位进一步包括虚拟寄存器，其中从所述虚拟寄存器读取数据导致使用所述间接存储器地址寄存器中的一者对所述数据存储器或对所述程序存储器的间接存取。根据其它实施例，所述至少一个虚拟寄存器可被映射到每一存储器库。根据其它实施例，所述虚拟寄存器可不以物理方式实施于所述微处理器装置中。根据其它实施例，所述数据存储器可以是8位宽且所述程序存储器可以是14位宽。根据其它实施例，数据存储器地址的一个额外位可界定在调试模式中使用的扩展存储器地址范围。根据其它实施例，所述间接地址寄存器中的所述位可以是最高有效位。

根据另一实施例，一种用于操作n位微处理器装置的方法可包括以下步骤：提供n位中央处理单元(CPU)；提供多个特殊功能寄存器及通用寄存器，所述多个特殊功能寄存器及通用寄存器被存储器映射到多个库；提供至少两个16位间接存储器地址寄存器，所述至少两个16位间接存储器地址寄存器可由所述CPU跨越所有库存取；提供库存取单元，所述库存取单元用于将所述CPU与所述多个库中的一者耦合；提供数据存储器，所述数据存储器与所述CPU耦合；提供程序存储器，所述程序存储器与所述CPU耦合；及使用间接地址寄存器执行间接寻址以存取所述数据存储器或程序存储器，其中所述间接存储器地址寄存器中的每一者中的一位分别指示对所述数据存储器或对所述程序存储器的存取。

根据其它实施例，n＝8。根据其它实施例，所述方法可进一步包括通过将数据写入到至少一个虚拟寄存器来产生间接存储器写入存取的步骤，其中所述间接存储器存取使用所述间接存储器地址寄存器中的一者。根据其它实施例，可将所述虚拟寄存器存储器映射到所有存储器库。根据其它实施例，所述方法可进一步包括通过从至少一个虚拟寄存器读取数据来产生间接存储器读取存取的步骤，其中所述间接存储器读取存取使用所述间接存储器地址寄存器中的一者。根据其它实施例，可将所述虚拟寄存器存储器映射到所有存储器库。根据其它实施例，可不将所述虚拟寄存器以物理方式实施于所述微处理器装置中。

根据其它实施例，所述数据存储器可以是8位宽且所述程序存储器可以是14位宽。根据其它实施例，数据存储器地址的一个额外位可界定在调试模式中使用的扩展存储器地址范围。根据其它实施例，所述间接地址寄存器中的所述位可以是最高有效位。

依据以下各图、描述及以上权利要求书，所属领域的技术人员将易于明了本发明的其它技术优点。本申请案的各个实施例可仅获得所阐述优点的子集。没有一个优点对于所述实施例来说是关键的。

附图说明

可通过参照结合附图阅读的以下说明来获取对本发明及其优点的更完整理解，在所述附图中相同参考编号指示相同特征，且其中：