[发明专利]用于差分信号接收的装置和方法

说明书

相关申请的交叉引用

本申请要求对通过引用将公开内容结合于此、标题为APPARATUS AND METHODS FOR DIFFERENTIAL SIGNALRECEIVING、于2007年12月6日提交的第61/005,518号申请的优先权。

技术领域

背景技术

许多高速芯片到芯片电输入/输出互连实施为差分数据链路。在这样的系统中，数据比特可以作为信号在正信号路径和负信号路径上来发送。可以通过将两个信号相减并且对结果进行采样来在接收器处分辨数据比特。在这样的系统中，必须维持信号沿着两个路径的传播同步以允许信号的准确数据分辨。这通常要求仔细匹配正和负路径长度。然而，在数据速率超出多个Gb/s(每秒吉比特)时，对内偏斜(intra-pair skew)(例如，在构成差分链路的一对或者多对接线上的信号之间的飞行时间差)可能限制可实现的误比特率。对内偏斜也可能与接线寄生以及无源部件和/或有源器件中的失配关联。对内偏斜可能导致未完全差分的接收信号，因为它们可能有些受原本在非偏斜情况下在差分数据分辨期间将被抵消的噪声影响。对内偏斜也可能减少接收器的定时裕度。

因此，需要改进的设备、系统和方法以解决对内偏斜。

发明内容

附图说明

在类似标号指代类似单元的以下附图中通过示例而非限制方式描述了本发明：

图1示出了本技术的用于补偿对内偏斜的系统中的示例部件；

图2图示了本技术一个实施例中的用于补偿对内偏斜的系统的差分信号及其相应采样时钟信号；

图3示出了本对内偏斜补偿技术的差分信号接收器的一个实施例中的采样器部件；

图4图示了用于双数据速率系统中的对内偏斜补偿的示例接收器部件；

图5是示出了本对内偏斜补偿技术的差分链路的信号中的对内偏斜以及钟控信号的信号图；

图6是本对内偏斜补偿技术的一个实施例中的接收器和定时生成部件的框图；

图7描绘了本对内偏斜补偿技术的一个实施例中的用于对内偏斜检测和/或量化的方法的流程图；

图8是包括压控延迟线的本技术的另一对内偏斜补偿实施例；并且

图9是能够利用压控延迟线来生成多个时钟信号的替代定时生成器的框图。

具体实施方式

参照图1，本技术的用于补偿对内偏斜的系统可以包括差分信号发送器102。差分信号发送器102将通常由发送时钟信号(“Clk_tx”)定时。发送时钟信号(“Clk_tx”)控制来自发送器的差分数据信号的发送定时。

差分信号发送器102将通常与差分信号链路DL耦合。如图1的实施例中所示，差分信号链路DL可以包括至少两个接线，比如正信号路径104P和负信号路径104N。在这样的系统示例中，可以通过(同步地或者以别的方式)沿着正信号路径104P发送高信号和沿着负信号路径104N发送低信号来代表来自发送器的“1”数据比特。在这样的系统示例中，可以通过(同步地或者以别的方式)沿着正信号路径104P发送低信号和沿着负信号路径104N发送高信号来代表来自发送器的“0”数据比特。其它方案也可以用来代表沿着链路的数据。

来自差分信号链路DL的数据比特的相应信号然后可以由差分信号接收器106接收。差分信号接收器106的电路将差分信号链路DL的信号分辨成从差分信号发送器102发送的数据。如图1中所示，为了补偿在差分链路的信号(例如正信号路径104P的正信号和负信号路径104N的负信号)之间的偏斜，差分信号接收器106可以实施至少两个时钟信号，比如第一时钟信号φ1和第二时钟信号φ2，从而接收器可以根据第一时钟信号φ1和第二时钟信号φ2的定时在不同时间探测或者接收差分链路的信号。例如，差分信号接收器106可以在时钟信号的控制之下进行相应信号的采样和差分比较。因此，差分信号接收器106的采样和/或比较电路单元基于第一时钟信号φ1和第二时钟信号φ2由定时方案控制。

通常，第一时钟信号φ1和第二时钟信号φ2将具有共同定时(即频率)、但是可能彼此相位不同。例如，可以根据在差分信号链路DL的信号之间的偏斜获得在第一时钟信号φ1与第二时钟信号φ2之间的相位差或者相位偏移。如这里具体讨论的那样，可以根据差分链路的预计偏斜来预定这一定时差，或者可以自动检测和测量它，从而可以在系统执行期间自动优化相位差。