[发明专利]用于平面独立栅或环栅晶体管的改进的制造方法

权利要求书

1.一种用于在体半导体衬底上制造平面独立双栅FET的方法，所述方法包括：

a)为衬底(302)提供由隔离区(306)横向限定的有源半导体区(304)以及在半导体层(310)下方掩埋的牺牲层(308)；

b)沉积第一栅电介质层(314)和第一栅极层(316)，并且在第一栅极层上沉积硬掩模层(318)；

c)按照条带形状横向修整第一栅电介质层和第一栅极层(312，314，316)，以使其沿着指向FET沟道的纵向方向的沟道方向(x)、不仅在有源半导体区(304)中而且在隔离区(306)的一部分上延伸；

d)制造源区和漏区；

e)在隔离区(306)中制作凹陷(322)，以使凹陷沿着指向内部衬底的深度方向延伸至为蚀刻剂提供至掩埋牺牲层(308)的横向通道的深度水平，并且导致凹陷(322)沿着沟道方向对第一栅叠层(312)的一部分产生底切；

f)利用蚀刻剂选择性地去除掩埋牺牲层(308)，从而代替掩埋牺牲层而形成具有半导体隧道壁的隧道(323)；

g)在凹陷(322)中以及在半导体隧道壁上沉积第二电介质层(326)和第二栅极层(328)，从而完成栅叠层(312)；

h)横向修整栅叠层(312)，从而分隔开顶部栅极层和底部栅极层。

2.一种用于在体半导体衬底上制造平面环栅FET的方法，所述方法包括：

a)为衬底(402)提供由隔离区(404)横向限定的有源半导体区(406)、在半导体层(410)下方掩埋的牺牲层(408.1)、以及表面牺牲层(408.2)；

b)沉积硬掩模层(412)；

c)按照条带形状图案化硬掩模层，以使硬掩模层沿着指向FET沟道的纵向方向的沟道方向(x)、不仅在有源半导体区(404)中而且在隔离区(406)的一部分上延伸；

d)制造源区和漏区；

e)在隔离区(406)中制作凹陷(322)，以使凹陷沿着指向内部衬底的深度方向延伸至为蚀刻剂提供至掩埋牺牲层(408.1)的横向通道的深度水平，并且导致凹陷沿着沟道方向对硬掩模层的一部分产生底切；

f)去除掩埋牺牲层(408.1)和表面牺牲层(408.2)，从而代替掩埋牺牲层和表面牺牲层而形成具有半导体隧道壁的隧道(423.1，423.3)；

g)在凹陷中以及在半导体隧道壁上沉积包括电介质层(426)和栅极层(428)的栅叠层，从而完成栅叠层；以及

h)修整栅叠层。

3.根据权利要求1所述的方法，其中半导体衬底(302)以及覆盖掩埋牺牲层的半导体层(310)的材料是硅，并且掩埋牺牲层(308)的材料是硅锗。

4.根据权利要求2所述的方法，其中半导体衬底(402)以及覆盖掩埋牺牲层(408.1)的半导体层(410)的材料是硅，并且掩埋牺牲层(408.1)以及表面牺牲层(408.2)的材料是硅锗。

5.根据权利要求1或2所述的方法，其中硬掩模层(318，412)由电介质材料组成，该电介质材料还用于在修整栅叠层之后沉积预金属电介质层(336)，并且在整个处理中保留硬掩模层，然后将硬掩模层嵌入到预金属电介质中。

6.根据权利要求1所述的方法，其中修整栅叠层包括执行过蚀刻以分隔开顶部栅极层和底部栅极层。

7.根据权利要求1所述的方法，其中在隔离区中形成凹陷(322)包括将隔离区暴露于适合各向同性蚀刻工艺的蚀刻剂。

8.根据权利要求2所述的方法，其中在隔离区中形成凹陷(422)包括将隔离区暴露于适合主要但不是完全的各向异性蚀刻工艺的蚀刻剂，以使在形成凹陷(422)的工艺的最后，隔离区(406)的绝缘材料的柱状物(423)保留在硬掩模层(412)的侧边缘处，所述柱状物(423)用于在去除表面牺牲层(408.2)之后支撑硬掩模层(412)。

9.根据权利要求1或2所述的方法，其中通过还在第二有源半导体区执行权利要求1中除以下项之外的方法步骤，在第二有源半导体区中同时制作平面体FET，

-不向用于平面体FET的第二有源区提供牺牲层；

-不将权利要求1或2所述的方法的步骤e)和f应用到第二有源半导体区。

10.一种在体半导体衬底上制造平面独立双栅FET和平面环栅FET的方法，包括执行权利要求1和2所述的方法。