[发明专利]用于具有多模式输出架构作为低电压应用的自偏压分差信号电路的设备与方法

说明书

审查中的相关申请案

本申请案是相同受让人且发明人为Junho Cho等人2007年7月31日申请的美国申请案号11/830,897，题目为「用于具有多模式输出架构作为低电压应用的自偏压差分信号电路的设备与方法」的部分连续申请案，上述前案整体并入本案作为参考。上述前案是相同受让人且发明人为Junho Cho等人2005年6月15日申请的美国申请案号11/160,243，题目为「用于具有多模式输出架构作为低电压应用的自偏压差分信号电路的设备与方法」的连续申请案，上述前案整体并入本案作为参考。

技术领域

本发明是关于用于自偏压、多模式差分信号电路的设备与方法，更特别是关于对于具有在低电压应用多模式中运作的偏压电路，提供差分信号电路的自偏压控制。

背景技术

为了实现数字数据转换与信号的更高带宽，差分信号已经成为益增用于提供高速模拟电路技术，这也是简单且具有成本效益。已经证实差分信号使用于不同应用的效益，包含传输视频数字信号至显示装置，例如显示器或是屏幕。

目前在差分信号所使用的不同差分信号技术中，两个例子包含低电压差分信号(LVDS)与传输最小化的差分信号(TMDS)。这些差分信号技术型式各具有固有的优点。为了能够利用各信号技术固有的优点，已知利用在两个或多个操作模式中运作的差分信号电路，各模式使用不同的信号技术。例如，已知使用多模式差分输出装置，用以在LVDS与TMDS技术之间切换。然而，各技术的输出架构与电压水平不同。例如，LVDS可使用低电压，例如1.8伏特，而TMDS典型使用更高的电压供应，例如3.3伏特。例如多模式输出驱动器，图1说明双模式差分信号电路100运作提供LVDS或TMDS信号。电路100包含一对电流导引晶体管102、104，它们被标示为MM1与MM2。这些晶体管各别接收输入信号106、108，标示为ID+与ID-。在一实施例中，输入信号106与108是接收自任何合适的逻辑(未显示)，例如核心逻辑(例如CPU或是与具有电路100为一部分的系统相连的其它处理体)，并且一起表现传输数据。如此处所使用，逻辑可为例如合适的软件与/或硬件组合。例如，逻辑可包含处理器、内存、引擎、可编程与不可编程的硬件、集成电路、应用特定集成电路(ASIC)、数字信号处理器(DSP)与个别电路组件的任何组合。电路导引晶体管102、104与电流源110的组合实现来自个别连接至电流导引晶体管102与104的一对输出112、114的差分信号。

当电路100以LVDS模式运作时，在某种模式控制116的控制下，例如一对电流源118、120分别经由一对开关122、124而耦合至输出112与114。已知此种架构为电流模式架构，固定的电流源118与120在输出112与114驱动电流。也注意到当再LVDS模式运作中时，终止电阻130连接经过输出接触112与114，终止电阻130典型连接经过再接收器(未显示)处连接至输出112与114的线。只为了作为说明，开关126与128代表所述终止电阻130仅为暂时，仅在LVDS模式过程中连接。

对于TMDS模式操作，实现开放汲极架构从而进行此种信号。因此，使用例如模式控制116的控制以开启开关122与124，因而确保内部上拉(pull-up)结构至内部电压源VDD未耦合至输出112与114。再者，TMDS典型的较高电压连接至输出112与114。如图1所示的额外电压源132，例如为3.3伏特。通过接收器(未显示)处的上拉电阻134与136，电压源132连接至输出112与114。再者，仅作为说明，电压源132与上拉电阻134及136通过开关138与140而连接至输出112与114，从而表示连接是暂时仅在TMDS模式过程中。若是在集成电路中实施图1的电路，例如在包含电信芯片的ASIC、场效编程栅数组以及具有差分输出驱动器的其它装置中，在一些应用中期望对于内部电压源VDD使用较低电压。例如，用于有些集成电路典型为1.8伏特。具有双模式差分输出驱动器例如图1的电路，当使用特定型式的开关装置用于开关122与124以低电压供应VDD时，某些运作模式则成为问题。例如，若是使用NMOS晶体管于开关122与124以1.8伏特供应VDD，电路100在LVDS模式变成无法运作。特别地，开关122与124关闭，则LVDS模式中运作所需要的电流源118与120不会连接至输出112与114。这是由NMOS装置的栅极与源极之间发生的低电压所造成，形成无电流自电流源118与120至输出112与114以及终止电阻130。因此，没有输出电压摇摆结果，并且不发生适当信号。