[发明专利]相位控制装置和使用了该装置的数据通信系统

说明书

技术领域

本发明涉及进行LSI内部时钟的相位调整的相位调整装置和使用了该相位调整功能的数据通信系统。

技术背景

在近年来的高速接口LSI中，有时通过调整时钟的相位来实施时钟恢复或展频时钟(Spread-Spectrum-Clocking：SSC)(例如参照非专利文献1)。

如此，图3的(a)所示，用于调整时钟相位的相位控制装置通过使用相位内插器PI并向该相位内插器PI输入数控码PICTRL、NPICTRL来进行一对差动时钟输入(A+，A-，B+，B-)的相位插补，如图3的(b)所示，输出与此数控码对应的相位的时钟(OUT+，OUT-)。

但是，当使用这种相位内插器PI调整高速数据的相位时，通常每1位调整的粒度是10ps左右。在以此粒度进行频率调制时，若是数十MHz的时钟，则能够以每次移位10ps左右来进行0.5％(5000ppm)的调制，但若是1.5GHz的时钟，则如图12所示，进行0.5％(5000ppm)的调制需要大约0.1ps的粒度。因此，在现有技术中，不使时钟每次都移位，而以多次中仅移位一次的方式来做成0.1ps左右的移位量作为平均值。

非专利文献1：M.Aoyama，K.Ogasawara，M.Sugawara，T.Ishibashi，T.Ishibashi，S.Shimoyama，K.Yamaguchi，and T.Yanagida，“3Gbps，5000ppm Spread Spectrum SerDes PHY with frequency tracking PhaseInterpolator for Serial ATA，”2003 Symposium on VLSI Circuits Digestof Technical Papers pp.107-110，June2003.

发明内容

但是，在上述现有的方式中，进行间歇性的移位，因此基于频率调制的峰值功率的降低值停留在5dB左右。

另外，如现有技术那样，在使用相位内插器PI这样的相位调整器进行时钟数据恢复(CDR)时，相移的粒度依然成为瓶颈，在时钟恢复的高速化上存在极限。

本发明的目的在于，在相位控制装置中，使相位调整的粒度精细化，从而改善展频时钟(Spread-Spectrum-Clocking：SSC)的峰值功率降低值，实现时钟恢复的高速化。

为了达到上述目的，在本发明中，在相位控制装置内，相位调整器以级联连接方式被设置成多级，使这些相位调整器的控制码相互联动而发生变化，从而与单独使用上述相位调整器的情况相比，能够使相位调整量变得微小。

即，本发明的相位控制装置包括接收第一时钟、第二时钟及控制码并输出与该控制码对应的相位的时钟的相位调整器，其特征在于，以级联连接方式设有多级的上述相位调整器，使上述多级的相位调整器的控制码相互联动而发生变化。

根据本发明的上述相位控制装置，其特征在于，使上述多级的相位调整器的控制码在时序上呈周期性变化，从而以该周期实施输出时钟的频率调制。

本发明的数据通信系统，其特征在于，具有上述相位控制装置，将上述相位控制装置用于时钟的相位调整。

本发明的数据通信系统，其特征在于，具有上述相位控制装置，根据来自上述相位控制装置的时钟来实施通信数据的频率调制。

根据本发明的上述数据通信系统，其特征在于，使来自上述相位控制装置的相位调整的调整量按照输入数据动态地发生变化。

根据本发明的上述数据通信系统，其特征在于，具有使上述输入数据均衡的均衡器，根据提供给上述相位调整器的多个时钟来对输入数据进行过采样，并按照该过采样的结果来实施上述均衡器的强度设定。

如上所述，本发明中，与仅以单个相位调整器调整相位的情况相比，若将各相位调整器的分辨率(调整粒度)设为N，则能够将相位的调整粒度减小至N的级数次方，因此在SSC中使用时能够改善峰值功率降低值，并且能够在应用于时钟恢复电路时实现高速化。

即，通过使上述相位调整器的控制码在时序上呈周期性变化，只要以该周期实施输出时钟的频率调制，就能够实现时钟的峰值功率的降低，只要用于时钟的相位调整，就能以微小量控制时钟，因此能够实现数据通信系统的高速化。

另外，本发明中，将该相位调整装置应用于数据通信系统，实施通信数据的频率调制，因此能够降低来自传输线路上数据的电磁辐射(EMI)的峰值功率。