[发明专利]具有低功率模式和非低功率模式的微处理器,数据处理系统和计算机程序产品

说明书

技术领域

本发明涉及一种具有低功率模式和非低功率模式的微处理器，并且涉及数据处理系统和计算机程序产品。

背景技术

具有低功率模式和非低功率模式的微处理器在本领域中是已知的。例如，在空闲时间期间切换到低功率模式的微处理器是已知的。在低功率模式中，时钟频率相对于非低功率模式即正常模式中的时钟频率较低。然而，降低时钟频率对事件的时序和调度精确性有所影响。

发明内容

本发明提供了如所附权利要求中所描述的微处理器、数据处理系统、以及计算机程序产品。

本发明的特定实施例在从属权利要求中给出。

本发明的这些和其它方面将通过参见随后所描述的实施例进行阐述，并且是显而易见的。

附图说明

本发明进一步的细节、方面和实施例将其仅作为示例的方式通过参考附图而进行描述。出于简要和清楚的目的，示出图中的元素，而并不必将其依比例绘制。

图1示意性示出了微处理器实施例的示例的框图。

图2示意性示出了控制微处理器模式的方法示例的流程图。

图3示出了时序图示例的示意图。

图4示意性示出了硬件计时器示例的框图。

图5示意性示出了计时器控制器示例的框图。

图6示意性示出了数据处理系统实施例的示例的框图。

图7示意性示出了能够由微处理器执行的指令结构的示例。

具体实施方式

由于实现本发明的装置大部分由本领域技术人员所公知的电子组件和电路所构成，为了理解和感知本发明的基本概念，以及为了不会混淆或分散本发明教导，将不会超出根据上述需要而考虑到范围来对电路细节进行解释。

参见图1，在其中示出了微处理器1的实施例的示例。如图所示，微处理器1可以具有一个或多个处理器核心(10)，以用于执行提供给微处理器1的指令。微处理器1可以具有低功率模式和非低功率模式。在所示的示例中，微处理器1包括模式控制器60，其能够对微处理器1的功率模式进行控制。例如，低功率模式可以是：关闭处理器核心的休眠模式，或者是暂停(halt)处理器核心的时钟并且系统时钟以低于正常模式的时钟频率进行工作的空闲模式。在图1中，示出了单个核心10，然而微处理器1可以具有其功率模式可以根据特定实施方式单独或一起进行控制的两个或更多核心。例如，所述处理器核心可以包括执行机器代码形式的程序代码所需的逻辑。处理器核心10例如可以至少包括指令解码器、运算器、地址生成单元和加载/存储单元。

在所示的示例中，除了核心10之外，在该示例中，存在经由总线5连接到核心10的外围设备2-4。例如，除了处理器核心之外，微处理器包括输入/输出301、302或其它组件32-34，诸如和/或通信接口和/或协同处理器和/或模拟-数字转换器和/或时钟和重置生成单元、稳压器、存储器(例如闪存、EEPROM、RAM)、误差校验码逻辑和/或计时器或者其它适当组件。

图1所示的示例进一步包括时钟20。时钟20可以在微处理器1在操作时提供时钟信号。时钟信号20例如可以控制处理器核心10的操作速度，并且作为微处理器1所执行的操作的时序和调度的时间基础。在非低功率模式中，时钟信号可以具有第一频率，在此被称作高频率。在低功率模式中，时钟信号可以具有低于第一频率的第二频率，其在此被称作低频率。因此，在低功率模式中，时钟信号的周期比高的非低功率模式中的时钟信号周期占用更长时间段。

图1所示的示例进一步包括硬件计时器30。硬件计时器30可以用来对微处理器1在未来时间点所进行的事件执行进行调度，诸如对特定任务的执行进行调度，并且以高解析度来进行调度。如图所示，硬件计时器30可以连接到时钟20，以便基于时钟信号的时钟周期数目来确定当前时间点和所调度的事件时间点之间的时间段。应当注意的是，硬件计时器可用来实现软件计时器的集合，并且可以设置为在第一软件计时器超时的时间点超时，所述第一软件计时器是所述集合中第一个超时的软件计时器。当硬件计时器超时时，所述硬件计时器可以被重置并且设置为在第二软件计时器超时时超时，所述第二软件计时器是所述集合中在第一软件计时器之后第一个超时的软件计时器。