[发明专利]三维半导体装置﹑其制造方法及利用其保险丝图样的电力切断方法

说明书

技术领域

本发明有关于一种三维半导体装置，且更特别有关于一种具有多个堆栈半导体芯片或封装以阻断部分缺陷芯片或封装的运作的三维半导体装置﹑其制造方法及利用其保险丝图样的电力切断方法。

背景技术

近来半导体装置朝流趋向高效能﹑多功能﹑超小型化以及高生产率。因此，三维半导体工法大幅使用运用堆栈多个半导体芯片或封装的技术。在三维半导体工法中，乃通过在芯片或晶圆级上堆栈芯片或封装，并透过球栅阵列方法等在一外接式基板上架设堆栈好的芯片或封装来制造三维半导体装置。

然而，在传统的三维半导体装置中，当至少一芯片或封装有缺陷时，就结构而言，不可能只除下一对应缺陷芯片或封装，故而整个三维半导体装置皆变成缺陷产品。

随着堆栈半导体芯片或封装数量的增多，有缺陷的三维半导体装置的部分也随之而增。因为不可能修好因缺陷芯片或封装而有缺陷的三维半导体装置，也无法重新使用正常的芯片或封装，所以得把构成缺陷装置的所有芯片和封装都丢弃。因此，因半导体装置产率的减退而遭受严重的经济损失。

发明内容

本发明提供一种可以电力切断部分缺陷芯片或封装电力的三维半导体装置，所以不会让整个半导体装置产品全沦为缺陷。

本发明亦提供一种制造三维半导体装置的方法。

本发明亦提供一种利用三维半导体装置的保险丝图样的电力切断方法。

本发明不限于上述目的，熟习技巧者可清楚明白下列说明所衍生出的其它目的。

根据本发明的一例示性实施例，三维半导体装置包括：当中堆栈有多个半导体芯片或封装的一主体；设置以保护主体的外层芯片或封装并设置以传送激光束的一保护基板；以及具有保险丝功能的图样的一保险丝图样部，以便在至少一芯片或封装有缺陷时，通过激光束穿透保护基板来切断缺陷芯片或封装的电力连结。

根据本发明的另一例示性实施例，一种制造三维半导体装置的方法包括：堆栈多个半导体芯片或封装，并构成一主体而让各芯片或封装与穿孔电力连结；在主体的上部堆栈并形成与穿孔电力连结的一金属电极；形成具有保险丝功能的图样的一保险丝图样部，用于在至少一芯片或封装有缺陷时切断缺陷芯片或封装的电力连结；以及于保险丝图样部的上部形成设置来传送激光束的一外层保护基板。

又根据本发明的另一例示性实施例，利用三维半导体装置的保险丝图样的电力切断方法包括：检查三维半导体装置的各芯片或封装的电力连结和运作；在发现至少一芯片或封装有缺陷时，发射一激光束至与对应缺陷芯片或封装电力连结之电源﹑接地和数据线的保险丝图样；以及通过启动激光束以使电力切断对应缺陷电源﹑接地和数据线的保险丝图样，进而停止对应缺陷芯片或封装的运作。

如上所述的本发明三维半导体具有下列至少一优势效果。

首先，通过利用保险丝图样来电力切断部分缺陷芯片或封装，以致于不是整个半导体装置产品皆有缺陷的，故可将生产力提升到最大。

其次，当三维半导体存储装置中的某些数据线有缺陷时，可以通过保险丝图样来电力切断缺陷数据线，好让整个半导体芯片﹑封装等不至于故障。

本发明的优势效果不限于上述所提。熟习技术者可从从后附的权利要求中清楚了解其它优势效果。

附图说明

图1为概略显示根据本发明的一例示性实施例的三维半导体装置的立体图。

图2为沿着图1的II-II线截取而成的剖面图。

图3为图2中所示的保险丝图样部的平面图。

图4为概略显示根据本发明的另一例示性实施例的三维半导体装置的剖面图。

图5为概略显示根据本发明的又另一实施例的三维半导体装置的剖面图。

图6为说明本发明的三维半导体装置制造方法的流程图。

图7为显示通过本发明的三维半导体装置的保险丝图样来电力切断的激光束发射状态的剖面图。

图8为显示保险丝图样状态的平面图，其中通过发射激光束来切断缺陷芯片或封装的电力连结。

图9为说明利用本发明的三维半导体装置的保险丝图样的电力切断方法的流程图。

具体实施方式

本发明的优势和特色以及达成这些目标的方法，将参考下列伴随图式说明的例示性实施例而更为清楚易懂。然而，本发明可用许多不同形式来具体化，且理解时不应限于此中所提出的例示性实施例。当然，提供这些例示性实施例乃为了让本披露更为通彻，并可让熟习技术者将本发明全面具体化并实现。通过后附的权利要求来定义出发明的适用范围。每一组件在所有图式中皆配得相同的对照标号。