[发明专利]故意偏斜的光学时钟信号分发有效
申请号: | 200880130148.X | 申请日: | 2008-04-30 |
公开(公告)号: | CN102077493A | 公开(公告)日: | 2011-05-25 |
发明(设计)人: | N.P.朱皮;R.S.施赖伯;安廷镐;N.L.宾克特 | 申请(专利权)人: | 惠普开发有限公司 |
主分类号: | H04B10/02 | 分类号: | H04B10/02;G02B6/10 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 胡莉莉;王洪斌 |
地址: | 美国德*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 故意 偏斜 光学 时钟 信号 分发 | ||
技术领域
本发明的实施例涉及光学信号,并且更特别地涉及分发光学时钟信号的方法和系统。
背景技术
在诸如计算机芯片之类的同步数字系统中,采用时钟信号来提供用于在所述系统内传输数据的参考时间。系统时钟产生稳定高频信号形式的电子时钟信号,所述电子时钟信号使系统部件的操作同步。时钟信号在明显不同的(distinctive)高状态和低状态之间振荡。高状态与低状态之间的转变产生上升和下降时钟沿。时钟循环是时钟信号从上升时钟沿经过下降时钟沿直到下一上升沿开始的单次完整遍历。
时钟信号被分发到每个时钟循环结束锁存器并且被每个时钟循环结束锁存器使用和需要,而且在同步系统中有其它用途。举例来说,在理想情况下,按照电子方式在计算机芯片上把时钟信号分发到所有芯片部件,使得利用关于任何其它时钟沿都最小程度地偏斜(skew)或相移的时钟沿来操作所有部件。因此,同步系统采用诸如H树网络之类的时钟分发网络,这些时钟分发网络被设计成将来自系统时钟的时钟信号分发到使用该时钟信号的所有部件。
由于部件参照时钟沿来传输及处理数据信号,所以时钟沿必须特别整齐且尖锐。但是时钟信号易于受到技术扩展的影响。举例来说,相对长的全局互连线路的电阻会随着线路尺寸的减小而显著变得更大。因此,时钟信号可随着用来分发时钟信号的线路尺寸减小而恶化,并且时钟沿可变得较不分明(distinct)。时钟分发网络还占用所述同步系统所消耗的总功率的大部分。
为了应对时钟信号在芯片上的全局分发,当前有两种替换方案。应对上述问题的一种方式是:相隔比数据信号在一个时钟循环内行进的距离更短的间隔把数据信号锁存到时钟信号,使得数据信号总是与时钟保持同时。可替换地,可以把数据信号与前向时钟一起发送,在每个目的地处通过把数据馈送经过异步先入先出(“FIFO”)设备来对所述前向时钟进行重定时,所述异步先入先出设备在一端由所述前向时钟来定时并且在另一端由所述目的地的时钟来定时。但是这两种解决方案都会增加传输等待时间,要求额外的功率并且使用相对大的芯片表面积。
工程师们已经认识到,需要有可以补偿时钟偏斜并且可以提供比当前可用的解决方案更短的等待时间和更少的功率消耗的系统和方法。
发明内容
本发明的实施例涉及用于向源同步计算机系统的节点分发故意(intentionally)偏斜的光学时钟信号的系统和方法。在一个系统实施例中,源同步系统包括波导、光学耦合到波导的光学系统时钟以及光学耦合到波导的多个节点。所述光学系统时钟生成主光学时钟信号并将所述主光学时钟信号注入到波导中。所述主光学时钟信号在节点之间传递时招致(acquire)偏斜。每个节点都提取出所述主光学时钟信号的部分,并且利用主光学时钟信号的对于相应的提取节点具有不同偏斜的该部分来处理光学数据信号。
在一个方法实施例中,在源同步计算机系统中利用经过偏斜的光学时钟信号来处理光学信号。所述方法包括:生成主光学时钟信号并且把所述主光学时钟信号注入到波导中。所述方法还包括:在光学耦合到波导的每个节点处提取出所述主光学时钟信号的部分,主光学时钟信号的该部分在每个节点处具有不同的偏斜;以及利用主光学时钟信号的对于相应的提取节点具有不同偏斜的所述部分来处理光学数据信号。
附图说明
图1示出了根据本发明的实施例配置的利用主光学时钟信号的第一源同步系统的示意性表示,所述主光学时钟信号在所述系统的节点之间传递时招致偏斜。
图2A示出了光学时钟信号的两个时钟循环的曲线图。
图2B示出了根据本发明的实施例的(图1A中所示的)源同步系统的光学时钟信号和光学信号的时序图。
图3A示出了根据本发明的实施例配置的第二源同步系统的示意性表示。
图3B示出了光学时钟信号在经过(图3A中所示的)源同步系统的每个节点时的实例时序图。
图4A示出了根据本发明的实施例配置的第三源同步系统的示意性表示。
图4B示出了光学时钟信号在经过根据本发明的实施例的(图4A中所示的)源同步系统的每个节点时的实例时序图。
图5A示出了根据本发明的实施例配置的第四源同步系统的示意性表示。
图5B示出了根据本发明的实施例的(图5A中所示的)源同步系统的重定时器的示意性表示。
图6A示出了根据本发明的实施例配置的第一重定时器的示意性表示。
图6B示出了存储在根据本发明的实施例的FIFO存储系统的队列中的数据的示意性表示。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于惠普开发有限公司,未经惠普开发有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200880130148.X/2.html,转载请声明来源钻瓜专利网。