[发明专利]用于单电压供电CMOS的自动检测输入电路无效
申请号: | 200910000149.9 | 申请日: | 2009-01-12 |
公开(公告)号: | CN101515799A | 公开(公告)日: | 2009-08-26 |
发明(设计)人: | 熊·法姆·勒 | 申请(专利权)人: | 埃克萨公司 |
主分类号: | H03K19/0175 | 分类号: | H03K19/0175 |
代理公司: | 北京英赛嘉华知识产权代理有限责任公司 | 代理人: | 余 朦;王艳春 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 电压 供电 cmos 自动检测 输入 电路 | ||
1.一种被设置在电源电压端与地端之间的自动检测输入电路,所 述自动检测输入电路包括:
钳位电路,其被连接至所述电源电压端和输出焊点,并且被配置 为使所述输出焊点电连接至所述电源电压端;
检测器,其被连接至输入焊点,并被配置为产生检测信号;
触发电路,其与所述检测器连接,并被配置为响应于所述检测信 号生成触发信号;
锁存器,其被连接至所述触发电路,并被配置为保持所述触发信 号;以及
分压器,其被连接于所述输入焊点与所述输出焊点之间,并被配 置为将输入电压电平转换为输出电压电平。
2.如权利要求1所述的自动检测输入电路,其中所述检测器包括:
第一晶体管,其具有连接至所述输入焊点的源端、连接至所述第 一晶体管漏端的栅端、以及连接至浮阱的体端;以及
第二晶体管,其具有连接至所述第一晶体管漏端的源端、连接至 中间端和所述第二晶体管漏端的栅端、以及连接至所述浮阱的体端。
3.如权利要求1所述的自动检测输入电路,其中所述检测器包括 偏置选择器,所述偏置选择器包括:
第一晶体管,其具有连接至所述输入焊点的第一载流端、连接至 中间端的栅端、连接至浮阱的第二载流端、以及连接至所述浮阱的体 端;以及
第二晶体管,其具有连接至所述浮阱的第一载流端、连接至所述 输入焊点的栅端、连接至所述中间端的第二载流端、以及连接至所述 浮阱的体端。
4.如权利要求1所述的自动检测输入电路,其中所述检测器包括 中间端、阱偏置端和连接至所述输入焊点的偏置选择器,所述偏置选 择器被配置为选择出现在所述输入焊点或所述中间端上的最大量值的 电压电平,并将所选的电压电平提供给所述阱偏置端。
5.如权利要求1所述的自动检测输入电路,其中所述分压器包括:
电阻器,其具有连接至所述输入焊点的第一载流节点、连接至所 述输出焊点的第二载流节点、以及连接至所述地端的第三端;
第一晶体管,其具有连接至所述输出焊点的源端、连接至所述锁 存器的第一输出端的栅端、连接至所述地端的漏端、以及连接至所述 电源电压端的体端;以及
第二晶体管,其具有连接至所述地端的源端和体端、连接至所述 锁存器的第二输出端的栅端、以及连接至所述输出焊点的漏端,
其中所述第一输出端和所述第二输出端具有互补逻辑电平,以及
其中所述分压器被配置为由所述触发信号激活。
6.如权利要求1所述的自动检测输入电路,其中所述钳位电路包 括:
第一晶体管,其具有连接至所述电源电压端的源端和体端、以及 连接至所述第一晶体管漏端的栅端;
第二晶体管,其具有连接至所述第一晶体管漏端的漏端、连接至 所述输出焊点的栅端、以及连接至所述地端的源端和体端;以及
第三晶体管,其具有连接至所述地端的第一载流端、连接至所述 第一晶体管漏端的栅端、连接至所述输出焊点的第二载流端、以及连 接至所述电源电压端的体端;
其中,所述钳位电路被配置为由所述输出焊点上升高的高逻辑电 平激活,并被配置为将所述输出焊点固定至偏置电平。
7.如权利要求1所述的自动检测输入电路,其中所述触发电路包 括:
第一晶体管,其具有连接至中间端的源端、连接至所述电源电压 端的栅端、以及连接至浮阱的体端;
第二晶体管,其具有连接至所述第一晶体管漏端的漏端、连接至 所述电源电压端的栅端、连接至触发输出端的源端、以及连接至所述 浮阱的体端;以及
电容器,其连接至所述触发输出端和地端。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于埃克萨公司,未经埃克萨公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200910000149.9/1.html,转载请声明来源钻瓜专利网。