[发明专利]用于集成电路的封环结构

说明书

技术领域

本发明是有关于一种半导体装置，更具体地，是关于一种用于集成电路的封环结构，该封环结构可降低衬底噪声耦合(substrate noisecoupling)。 

背景技术

焊接技术的进步使整体功能块(entire functional blocks)的实现成为现实，而在先前，只能通过电路板上排布的多个芯片整合至一个集成电路(Integrated Circuit，IC)之上来实现。尤其有意义进步之一在于混合信号电路(mixed-signal circuits)的出现及发展，使得模拟电路系统与数字逻辑电路系统可以合并至一个集成电路。 

然而，实现混合信号电路的主要技术障碍之一为集成电路不同部分之间存在噪声耦合，例如，从数字部分至模拟部分。通常情况下，集成电路包含一个封环，封环用于保护集成电路免受潮湿降级(moisture degradation)或离子污染(ionic contamination)。典型的封环由金属和接触/通过层(contact/via layer)的堆叠形成，且封环伴随集成电路组件的制造(fabrication)逐步形成绝缘体以及金属的序列沉积(sequential depositions)。 

人们发现，噪声(如数字噪声)可以源自数字电源信号线(如VDD)或数字电路的信号焊盘(pad)，经由封环传播，且对敏感模拟和/或射频电路块的性能有不利影响。 

发明内容

有鉴于此，本发明提供一种用于集成电路的封环结构，用以降低数字电路的数字噪声耦合。 

本发明提供一种用于集成电路的封环结构，所述用于集成电路的 封环结构包含：封环，沿集成电路的周边排列(disposed)，其中封环至少包含第一部分和第二部分，以及其中第二部分位于模拟和/或射频电路块的外侧，且第二部分屏蔽模拟和/或射频电路块免受噪声影响；以及深N阱(deep N well)，形成于P型衬底中，且深N阱位于第二部分的底部。 

本发明另提供一种用于集成电路的封环结构，所述用于集成电路的封环结构包含：封环，沿该集成电路的周边排列，其中封环至少包含第一部分和第二部分；第一深N阱，形成于P型衬底中，且第一深N阱位于第一部分的底部；以及第二深N阱，形成于P型衬底中，且第二深N阱位于第二部分的底部。 

利用本发明可以降低衬底噪声耦合，消除对敏感模拟和/或射频电路块的性能的不利影响。 

附图说明

图1为根据本发明的一实施例的集成电路的平面示意图。 

图2为图1中沿线I-I′的截面的一实施例的示意图。 

图3为图1中沿线I-I′的截面的另一实施例的示意图。 

图4为图1中沿线I-I′的截面的另一实施例的截面示意图。 

图5为图1中沿线I-I′的截面的另一实施例的截面示意图。 

图6为根据本发明的另一实施例的集成电路的平面示意图。 

具体实施方式

在说明书及后续的权利要求书当中使用了某些词汇来指称特定的组件。所属领域中的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求书并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的权利要求当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。此外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其它装置或连接手段间接地电气连接至该第二装置。 

本发明是有关于一种用于集成电路(integrated circuit chip)的封环结构。封环结构中的封环的数目视需求而定(requirements)，且该数目不仅仅局限于本发明的实施例中所示情形。若存在一外部封环，则外部封环可以是连续环，而内部封环可以划分为至少两部分，该至少两部分包含导电壁垒(conductive rampart)，其中导电壁垒位于集成电路的敏感模拟和/或射频电路块的外侧(front)。 

位于导电壁垒下的深N阱可屏蔽模拟和/或射频电路块，使其不受噪声(例如，经由外部封环传播而来的噪声)影响，从而减小噪声耦合(coupling)效应。连续的外部封环可以阻止潮湿(moisture)和腐蚀物质(corrosive substances)进入集成电路。