[发明专利]半导体装置

说明书

技术领域

本发明涉及半导体装置，尤其涉及具有与被施加高电压的电源端子电连接的钳位电路以及与钳位电路电连接并且通过低电压驱动的内部电路的半导体装置。

背景技术

在现有的半导体装置中，具有混合安装了高耐压电路和低耐压电路的半导体装置。在这样的半导体装置中设有防止对低耐压电路(图3所示的内部电路104)施加高电压的钳位电路(参照图3)。

图3是现有的半导体装置的电路图。

参照图3，现有的半导体装置100具有被施加高电压V_DD(例如30V)的电源端子101、电阻102、钳位电路103以及通过低电压(例如5～6V)驱动的内部电路104。

电源端子101经由电阻102与钳位电路103电连接。电源端子101是被施加高电压V_DD的端子。电阻102用于控制在钳位电路103中流过的电流。

钳位电路103是将多个(图3所述的结构为7个)NPN型双极晶体管111-1～111-7串联连接的结构。配置在与电阻102最接近的位置的NPN型双极晶体管111-1的集电极经由电阻102与电源端子101电连接。配置在与电阻102最远的位置的NPN型双极晶体管111-7的发射极接地。各NPN型双极晶体管111-1～111-7的基极与各NPN型双极晶体管111-1～111-7的发射极电连接。此外，NPN型双极晶体管111-1～111-6与相邻的NPN型双极晶体管111-2～111-7的集电极和基极电连接。

上述说明的NPN型双极晶体管111-1～111-7各自具有正向的二极管(由基极(P)和发射极(N)构成的二极管)的作用。这样结构的钳位电路103根据NPN型双极晶体管111-1～111-7的基极-发射极之间的电压V_BE(通过在NPN型双极晶体管111-1～111-7中流过电流I而产生的电压)进行钳位，防止对内部电路104施加高电压，防止内部电路104损坏。

内部电路104具有基准电压产生电路106和低电压驱动用电路107。基准电压产生电路106具有N型MOS晶体管113、114。N型MOS晶体管113的漏极与钳位电路103电连接。N型MOS晶体管114的源极接地。N型MOS晶体管113的栅极与N型MOS晶体管114的栅极电连接。此外，N型MOS晶体管113、114的栅极与N型MOS晶体管113的源极、N型MOS晶体管114的漏极以及低电压驱动用电路107电连接。

上述结构的基准电压产生电路106是用于产生基准电压V_REF的电路，基准电压V_REF是比在电源端子101施加的高电压V_DD低的电压。低电压驱动用电路107在被施加了基准电压V_REF时进行驱动。

作为公开了与上述说明的现有的半导体装置100的结构类似的结构的专利文献，例如具有下述的专利文献1。具体地说，专利文献1的图4以及图5所示的结构与现有的半导体装置100的结构类似。在专利文献1的图4以及图5中公开了对由基准电压产生电路产生的基准电压进行分压的结构。

【专利文献1】特开昭62-49422号公报

发明内容

但是，在现有的半导体装置100中，因为具有正向的二极管的功能的NPN型双极晶体管111-1～111-7的各个电压V_BE较小(0.7V)，所以使用多个(图3所示的结构为7个)NPN型双极晶体管111-1～111-7来构成钳位电路103。因此，半导体装置100的平面内的钳位电路103的占用面积变大，难以实现半导体装置100的小型化。

因此，本发明是鉴于该问题而提出的，其目的在于提供一种减小半导体装置的平面内的钳位电路的占用面积，能够实现半导体装置小型化的半导体装置。

根据本发明的一个观点，提供一种半导体装置(10)，该半导体装置(10)具有：第1电源端子(11)，其被施加高电压(V_DD1)；钳位电路(13)，其与所述第1电源端子(11)电连接；以及内部电路(14)，其与所述钳位电路(13)电连接，通过低于所述高电压(V_DD1)的电压(V_REF)进行驱动，通过双极晶体管(21)构成所述钳位电路(13)，并且将所述双极晶体管(21)的发射极与所述第1电源端子(11)电连接，将所述双极晶体管(21)的集电极接地，将所述双极晶体管(21)的基极与所述集电极电连接。