[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置及其制造方法，尤其涉及具有位线和与之交叉的字线的半导体装置及其制造方法。

背景技术

具有位线和与之正交的字线的半导体装置的构造，有助于存储单元面积的降低，对于半导体装置微细化的发展极其重要。为了在这样的构造中得到所希望的特性，需要使杂质分布图(impurity profile)恰当化。

作为形成具有位线和与之正交的字线的半导体装置的方法，例如有以下的方法(例如参照专利文献1)。

首先，在第一导电型的半导体基板上形成依次层叠了下部氧化膜、氮化膜、上部氧化膜的ONO膜。接着，利用掩模图案将ONO膜的一部分以条纹状除去。然后，向第一导电型半导体基板的被除去了ONO膜的部分注入第二导电型的杂质，形成位线。接着，在除去了掩模图案之后，在位线上形成绝缘膜。紧接着，在堆积了导电性材料后，通过选择性地除去所堆积的导电性材料，在与位线延伸的方向正交的方向形成字线。

【专利文献1】特开2001—077220号公报

但是，在上述现有的半导体装置中存在着下述问题：随着半导体装置的微细化进展，窄沟道效应及短沟道效应的影响越来越显著化。

窄沟道效应是因为沟道宽度变窄，导致用于分离位线的杂质混入到沟道区域，而使得阈值电压增高的现象。

作为分离相邻的位线的方法，一般采用在形成了字线后，向字线间注入第一导电型的杂质的方法。由于这种利用了PN结的相邻位线的分离法在单元面积降低方面出色，所以，在要求微细化的存储单元中是有用的。但是，如果微细化进一步发展，则注入到字线间的第一导电型杂质会扩散到字线之下，导致窄沟道效应的影响增大。

短沟道效应是阈值电压因穿通电流增加等而减少的现象，由于位线的杂质浓度增高等而引起。

为了使半导体装置微细化，需要降低位线衬里部的间距，减少单元面积。因此，增高位线的杂质浓度、降低位线的电阻是重要的。一般在位线的形成中注入1×10¹⁵/cm²等级的杂质。但是，如果进行这样高浓度的杂质注入，则短沟道效应的影响增大。

这样，为了使具有位线和与之正交的字线的半导体装置进一步微细化，要求能够恰当控制字线间或位线等的杂质分布图。

发明内容

本发明为了解决上述现有的问题而提出，其目的在于，提供能够恰当控制字线间或位线等的杂质分布图、可实现进一步的微细化的半导体装置及其制造方法。

为了实现上述目的，使本发明的半导体装置成为扩散层含有扩散抑制物的构成。

具体而言，本发明涉及的第一半导体装置具备：以条纹状形成于第一导电型半导体基板，作为第二导电型杂质的扩散层的多条位线；形成在半导体基板上的多条位线彼此之间的区域的多个栅极绝缘膜；隔着各栅极绝缘膜形成在半导体基板上，沿着与多条位线交叉的方向延伸的多条字线；和形成在半导体基板的多条字线彼此之间的区域，作为第一导电型杂质的扩散层的多个位线分离扩散层；各位线分离扩散层含有抑制杂质扩散的扩散抑制物。

对于第一半导体装置而言，位线分离扩散层含有抑制杂质扩散的扩散抑制物。因此，可抑制用于分离位线的第一导电型杂质的扩散。从而，不仅可充分确保位线的分离特性，而且能够抑制窄沟道效应。结果，能够进一步发展具有位线和与之正交的字线的半导体装置的微细化。

在第一半导体装置中，可以在各栅极绝缘膜的与各字线的侧端部相接的区域中含有扩散抑制物。

本发明涉及的第二半导体装置具备：以条纹状形成于第一导电型半导体基板，作为第二导电型杂质的扩散层的多条位线；形成在半导体基板上的多条位线彼此之间的区域的多个栅极绝缘膜；和隔着各栅极绝缘膜形成在半导体基板上，沿着与多条位线交叉的方向延伸的多条字线；各位线含有抑制杂质扩散的扩散抑制物。

对于第二半导体装置而言，位线含有抑制杂质扩散的扩散抑制物。因此，即使在提高了位线的杂质注入量的情况下，也能够抑制杂质的扩散。从而，不仅可抑制短沟道效应，而且还可以使位线低电阻化。结果，能够进一步发展具有位线和与之正交的字线的半导体装置的微细化。

在第二半导体装置中，各字线含有：形成在各栅极绝缘膜上的多个下层导电膜、和形成在多个下层导电膜上并将多个下层导电膜彼此电连接的上层导电膜。

第二半导体装置中，在栅极绝缘膜的与位线相邻的区域含有扩散抑制物。

在第一及第二半导体装置中，栅极绝缘膜由具有从下侧依次形成的下部氧化膜、氮化膜及上部氧化膜的ONO膜构成。