[发明专利]处理器装置及条件分支处理方法

说明书

技术领域

本发明涉及一种处理器装置及条件分支处理方法。

背景技术

在普通的通用CPU等中使用的条件分支指令例如进行图10所示的动作，在执行条件分支指令之前，执行用于进行作为分支条件判定基础的运算的指令(例如地址N的条件A判别指令)，然后根据该指令(条件A判别指令)的运算结果，在分支条件成立时，分支到由该条件分支指令的操作数(Operand)指定的分支目标地址(例如分支目标L1)，在不成立时，直接转入下一个地址(在图10中例如为N+2的条件B判别指令)的指令。

作为一例，如图10所示，在处理4个分支条件时，条件判别用指令(地址N、N+2、N+4、N+6的条件A判别指令、条件B判别指令、条件C判别指令、条件D判别指令)及与各自对应的地址N+1、N+3、N+5、N+7的条件分支指令构成1组并连续4次，结果需要8步骤量的执行时间和指令存储区域。

作为条件分支的相关技术，说明专利文献1的条件分支。图11是表示专利文献1的处理器的结构的图。在图11中，按照条件成立与否寄存器选择信号424，从条件成立与否寄存器403～406选择并存储把从运算器401输出的运算结果422和分支条件431作为输入的条件判别电路402的输出即条件成立与否信息429。在进行多分支处理时，预先根据应处理的多个条件分别向不同的条件成立与否寄存器写入条件成立与否信息。在分支目标地址寄存器408～411中存储有与各个分支条件对应的分支地址，在执行多分支指令时，排序器(Prioritizer)407输入所述条件成立与否寄存器403～406的值，生成分支目标地址选择信号427，并控制选择器412。选择器412通过选择分支目标地址寄存器408～411中的一个，得到程序计数器413的值而执行分支处理。

并且，专利文献2公开的结构设有：分支指令判断单元，其判断基于指令代码的指令是否是分支指令；存储多个分支目标地址的分支目标存储单元；分支条件判断单元，对所有多个分支条件判断是否满足分支条件；和分支目标选择单元，在所述分支指令判断单元判断是分支指令时，从存储在所述分支目标存储单元中的多个分支目标地址中，选择与所述分支条件判断单元判断为满足分支条件的分支条件对应的一个分支目标地址。该结构根据前面刚刚执行的指令的运算结果，按照一个条件分支指令进行处理，实质上仅通过两步骤量的执行时间和指令存储区域即可完成。

另外，专利文献3公开了一种处理器(数字信号处理器)，与运算器动作并行地选择算术运算器输出、逻辑移位器输出、乘法器输出中的任一个，对所选择的数据同时与预先设定的n个阈值比较大小关系，判定根据n个阈值而区分的n+1个数据区域、输出数据存在于哪个区域，将判定结果依次与预先设定的指定数据区域的m个区域限定条件比较，在条件一致时，从与m个区域限定条件对应的m个分支目标地址中输出与所述一致的区域限定条件对应的分支目标地址，将程序计数器更新为分支目标地址，在m个条件全部不一致时，输出表示全部条件不一致的信号，将程序计数器增加1。在执行需要每次对运算结果进行条件判定的处理时，不需逐一地执行条件判定的指令即可完成，所以能够实现快速处理。

专利文献4公开一种数据处理系统，其执行具有包括被排序的序列多个指令在内的指令序列的程序，所述被排序的序列包括开端和多个分支指令，在所述各分支指令满足所指定的条件时，执行由分支目标地址指定的指令，所述数据处理系统具有分支处理装置，该分支处理装置具有：存储单元，其存储包括指定多个所述分支指令并与各个分支指令对应的分支目标地址、和所述分支指令自所述被排序的序列的所述开端开始的相对位置在内的信息；比较结果单元，其接收表示满足与所述分支指令中的一个相关的所述条件的信息；接收分支执行指令的单元，该指令用于识别具有存储在所述存储单元中的信息的所述分支指令中的一个；和控制单元，在满足与所述识别的分支指令相关的所述条件、不满足比所述识别的分支指令更靠近所述被排序的序列的开端的分支指令所相关的所述条件时，接收所述分支执行指令并做出反应，使所述数据处理系统执行由与所述识别的分支指令对应的分支目标地址指定的所述指令。

专利文献1：日本专利特开平9-282160号公报

专利文献2：日本专利特开平2004-118669号公报

专利文献3：日本专利特开平2-187824号公报

专利文献4：日本专利特开平8-106386号公报

以下进行本发明涉及的相关技术的分析。