[发明专利]快闪型模数转换器及将输入电压VIN转换为数字输出的方法

说明书

本申请是申请号为200380104991.8的发明专利的分案申请，原申请的申请日为2003年11月28日，申请号为200380104991.8(国际申请号为PCT/IB03/05507)，发明名称为“快闪型模数转换器中电压阶跃的非线性分布”。

技术领域

本发明涉及一种用于将输入电压转换为数字输出的方法、设备和系统。

背景技术

当前的快闪型模数(A/D)转换器的特征是，在低输入电压时，有高相对误差。因此，就需要一种方法、设备和系统，在低输入电压时，可以有效的降低快闪型A/D转换器中的数字输出的相对误差。

发明内容

在第一个实施例中，本发明提供了一种快闪型模数(A/D)转换器，所述A/D转换器适于将输入电压VIN转换为数字输出，其中，VIN在A/D转换器的工作电压范围内，所述工作电压由一个最低电压VREF-和一个最高电压VREF+定义，所述A/D转换器包括：

N个参考电压V1，V2，…，VN，非线性地分布在VREF-和VREF+之间，按照VREF-＜V1＜V2＜…＜VN＜VREF+的顺序排列，其中N至少为3；

N个比较器，基于一一对应的关系而与所述N个参考电压相关联，每个比较器都适于将VIN和与该比较器关联的参考电压进行比较，每个比较器适于生成一个反映所述二进制比较结果的二进制位；和

编码器装置，用于从所述比较器生成的二进制位的分析中产生数字输出。

在第二个实施例中，本发明提供了一种方法，用于将输入电压VIN转换为一个数字输出，从而使VIN在一个最低电压VREF-和一个最高电压VREF+之间，所述方法包括：

提供了N个参考电压V1，V2，…，VN，非线性地分布在VREF-和VREF+之间，按照VREF-＜V1＜V2＜…＜VN＜VREF+的顺序排列，其中N至少为3；

将VIN与N个参考电压中的每一个进行比较；

每次所述比较都生成一个二进制位，该二进制位反映所述比较的二进制结果；

从生成的二进制位的分析中产生数字输出。

在第三个实施例中，本发明提供了一种系统，用于将输入电压VIN转换为数字输出，包括：

K个线性快闪型模数(A/D)转换器设备Z1，Z2，…，ZK，各自都有大小为ΔV1，ΔV2，…，ΔVK的参考电压阶跃，并且各个转换器分别适于将VIN转换为多位字符串S1，S2，…，SK，其中ΔV1＜ΔV2＜…＜ΔVK，并且其中K≥2；和

编码器装置，用于组合S1，S2，…和SK以生成数字输出，其中数字输出有充足的位数以保证在S1，S2，…和SK中获得的精确度。

在第四个实施例中，本发明提供了一种方法，用于将输入电压VIN转换为数字输出，包括：

提供了K个线性快闪型模数(A/D)转换器设备Z1，Z2…，ZK，各自都有大小为ΔV1，ΔV2，…，ΔVK的参考电压阶跃，并且其中ΔV1＜ΔV2＜…＜ΔVK，并且其中K≥2；

使用转换器设备Z1，Z2…，ZK，各个转换器分别将VIN转换为多位字符串S1，S2，…，SK；以及

组合S1，S2，…和SZ以生成数字输出，其中数字输出有充足的位数以保证在S1，S2，…和SK中获得的精确度。

本发明提供了一种方法、设备和系统，在低输入电压时，可以有效地降低快闪型A/D转换器中的数字输出的相对误差。

附图说明

图1示出了根据本发明实施例的一个线性快闪型模数(A/D)转换器。

图2示出了根据本发明实施例，图1中的线性A/D转换器的数字输出与输入电压的比较。

图3示出了根据本发明实施例，图1中的采用10个输出位的线性A/D转换器的相对误差与输入电压的比较。

图4示出了根据本发明实施例的一个非线性快闪型A/D转换器。

图5示出了根据本发明实施例，一个几何A/D转换器的数字输出与输入电压的比较。

图6示出了根据本发明实施例，图5中的几何A/D转换器的相对误差与输入电压的比较。

图7示出了根据本发明实施例，去掉非必要的参考电压阶跃后，图1中的线性A/D转换器的相对误差与输入电压的比较。

图8示出了根据本发明实施例，包括两个线性快闪型A/D转换器的第一系统。

图9示出了根据本发明实施例，图8中的第一系统中相对误差与输入电压的比较。

图10示出了根据本发明实施例，包括两个快闪型线性A/D转换器的第二个系统。